CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 3841.42 .43 .44 .45 .46 ... 4323 »
  1. hdmi

    1下载:
  2. 滚动彩条显示。通过HDMI接口输出单色图案、渐变色、单幅马赛克、动态马赛克等图案。使用Verilog,基于Xilinx Spartan-6 LX45器件,AX6045开发板(Scroll bar display. Through HDMI interface output monochrome pattern, gradient color, single mosaic, dynamic mosaic and other patterns. Using Verilog, based on Xil
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-16
    • 文件大小:3.08mb
    • 提供者:听丨雨
  1. br_NiosII_SC

    0下载:
  2. niosII使用介绍,对研究NIOS的人员很有帮助-niosII the use of introduction, the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:mstar
  1. test-pwm

    0下载:
  2. FPGA 生成PMW波及其测试程序 使用modelsim se版本10.0测试可用-The FPGA generates the PMW wave and its test program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:3.08mb
    • 提供者:曹晶晶
  1. dsp_test

    0下载:
  2. 利用FPGA实现DSP浮点运算,VHDL代码-FPGA implementation using floating-point DSP, VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.08mb
    • 提供者:wang
  1. 1553B总线接口技术研究及FPGA实现

    1下载:
  2. 基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-10-28
    • 文件大小:3.08mb
    • 提供者:mayongfeng
  1. picoblaze

    0下载:
  2. xilinx picoblaze八位嵌入式控制器的一点资料-xilinx picoblaze 8 bit embedded controller for information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.08mb
    • 提供者:zhaocheng
  1. 基于FPGA的高速并转串程序

    2下载:
  2. 该程序用Verilog语言实现了12.5MHz八位并行转为150MHz串行数据.
  3. 所属分类:VHDL编程

  1. DE2_video_pass_demo-rww

    0下载:
  2. 视频发射源发射信号,基于DE2115fpga平台的视频信号显示与处理-Transmitting the video signal transmission source, based on a video signal display DE2115fpga platform and processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:马超
  1. Lab1

    0下载:
  2. FPGA LED. CONNECT TO BOARD SAVE AND IMPLEMENT CODE LEDS WILL LIGHT UP AND BLINK AT A CONSTANT RATE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:grace
  1. ram_fifo

    0下载:
  2. Altera RAM FIFOIP核,实现对FIFO的读写,对满信号和空信号进行判断.-altera ram fifo ip core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.08mb
    • 提供者:xuguo
  1. DSP

    0下载:
  2. 从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog HDL设计技术和方法,结合DSP算法介绍verilog HdL 设计。-From algorithm design to achieve hard-wired logic: complex digital logic system Verilog HDL design techniques and methods, combined with DSP algorithm design verilog HdL introduced.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.08mb
    • 提供者:李立
  1. 2007_Xilinx

    0下载:
  2. 2007年Xilinx 联合实验室主任会议 FPGA设计时序收敛-2007 meeting of directors of Xilinx FPGA Design Joint Lab timing closure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:鲁智深
« 1 2 ... .36 .37 .38 .39 .40 3841.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com