资源列表
vhdl
- FPGA分频32.768KHZ晶振用VHDL语言如何分频成1HZ的时钟信号-fenpin
Simply3verilogexample
- Sympli 3 verilog example
taxi-meter-vhdl-program
- 基于vhdl的计程车计费器程序，只能当作参考的程序。-Based on the taxi meter vhdl program, the program only as a reference.
testDWT2D
- 2d discrete wavelet transform.
FPGAcode
- FPGA核心代码，可在工程中直接使用。
screen_shoot
- Example of a screen shot module in a FPGA (upload bitmap file by RS232)
flash
- 使用Altera公司的FPGA的软化，利用NIOS完成flash数据读取-Using Altera' s FPGA softening, the use of flash data read completed NIOS
I60BCD
- I60BCD是一个数字钟的显示模块，你也可以把它改装成别的器械显示用-I60BCD is a digital clock display module, you can also modified it into other equipment Display
uart
- UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制-UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission
VGA_CTL
- FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
chengxufengxiang
- 这些程序我用MAX+PlusII软件测试均能通过编译，程序本身不复杂，旨在为刚接触VHDL语言的朋友提供一些样例，以便了解VHDL语言的基本构成。如果要运行测试，则新建文件名应于程序中实体名一致，文件后缀“.vhd”，不推荐直接通过复制、粘贴的方法录入程序，可能会引入错误字符。 -these procedures I used MAX PlusII Software Testing pass compiler, the process itself is not complicated. for
keyborad
- 一个8X8的矩阵键盘的VHDL文件,并且有长安键和短按键之分,即一共能做到128个键值,扫描用的时钟用1ms的就行了