资源列表
viterbi
- 维特比译码，卷积编码，verilog编写，2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
Xilinx_DLL
- Xilinx_FPGA的时钟产生模块，对应Xilinx公司Virtex、Virtex-E等比较低端的器件。能够产生2倍频和级联4倍频-generate 2X clock and 4X clock in low-end Xilinx FPGA devices
PtoS
- 在quartus中用vhdl语言实现了数据的串并变换，变换的位宽为7位位宽。-Achieve a data string and transform 7-bit wide
datapath
- 单片机PIC16C5X的datapath代码，包括ALU,alu_mux,w_reg和各个指令的代码-The datapath PIC16C5X microcontroller code, including ALU, alu_mux, w_reg and each instruction code
daima
- 基于fpga\vhdl的温度控制器，芯片选用ds18b20-Based fpga \ vhdl temperature controller, the chip selection ds18b20
video_fifo
- 有关视频方面的fifo设计,vhdl编写
googthing123
- FPGA做VGA通讯的详细资料，我找了很久才收集起的，很有用，可供初学者学习实用
DS1302_HDL
- DS1302的HDL控制代码哦，源代码哦-DS1302 control of HDL code Oh, oh source code
pwm
- vhdl model for a 3 phase system
traficlight
- 小学期做的交通灯程序，实现红，黄，绿灯按实际情况比例显示，黄灯有闪烁功能；系统有复位和紧急暂停功能-Primary process of doing the traffic lights to achieve red, yellow, green ratio of the actual situation shows that there are flashing yellow light function system reset and emergency Pause
sci_module
- verilog编写的串口模块，可以直接使用，已经成功用于产品上了。-UART by verilog.
i2s_dome2
- 音频接口I2S的Verilog实现， -Audio port of Verilog