CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 204.05 .06 .07 .08 .09 ... 4323 »
  1. fir

    0下载:
  2. FIR滤波器的fpga设计,内容和代码十分完备-fpga design FIR filters, the content is complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.79mb
    • 提供者:程联开
  1. UartSend

    1下载:
  2. FPGA Verilog HDL 语言构建串口数据发送器的详细方案设计-FPGA Verilog HDL language construct serial data transmitter detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:7.79mb
    • 提供者:刘明来
  1. dianziqin

    1下载:
  2. 多功能电子琴 PS2键盘作为琴键 VGA同步显示播放的琴键-Multi-function keyboard PS2 keyboard keys as keys to play VGA synchronous display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.78mb
    • 提供者:guoyinghong
  1. VGA

    0下载:
  2. Verilog HDL 语言驱动VGA显示器的详细方案设计-Verilog HDL language driver VGA display detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:7.78mb
    • 提供者:刘明来
  1. VGA

    0下载:
  2. verilog vga 图像处理-verilog vga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.78mb
    • 提供者:董辉辉
  1. vhd

    0下载:
  2. vhdl课件,基础教程,简单入门,适合初学者学习- useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.78mb
    • 提供者:泛泛
  1. video_form_convert

    0下载:
  2. 将ADV7181解码出来的数字视频,提取亮度信号作为视频输出。-The ADV7181 decoded digital video, the luminance signal is extracted as a video output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.78mb
    • 提供者:xiaomei
  1. ps2

    0下载:
  2. 采用sopc技术,nios2ide开发环境,实现nios对ps2键盘的控制,按键讲ascii码显示在led上-Using sopc technology, nios2ide development environment to achieve nios right ps2 keyboard control, key speakers led the ascii code is displayed in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.78mb
    • 提供者:蹇清平
  1. 28_adda_test

    0下载:
  2. 在Quartus平台上,完成了AD、DA的Verilog实现,测试结果准确。(Use Verilog to realize the function of AD and DA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:7.77mb
    • 提供者:平民
  1. eda

    2下载:
  2. 南京理工大学EDA实验多功能数字钟+闹钟+dds+am调幅。-Nanjing University of EDA test multifunction digital clock+ alarm+ dds+ am AM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.77mb
    • 提供者:吴逸汀
  1. FPGA_Cyclone

    0下载:
  2. FPGA开发板的源文件,可以直接使用,非常简单-FPGA development board of the source file, you can directly use, very simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.77mb
    • 提供者:zxinfa
  1. FPGA_Examples

    0下载:
  2. 《FPGA嵌入式应用系统开发典型实例》-书的光盘资料,该资料是用VHDL语言编写,作者:叶淦华-" FPGA embedded applications typical example of system development" - the book' s CD-ROM, the information is written in VHDL, the author:叶淦China
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.76mb
    • 提供者:LDP
« 1 2 ... .99 .00 .01 .02 .03 204.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com