CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 2574.75 .76 .77 .78 .79 ... 4323 »
  1. mypjct

    0下载:
  2. 自己的一次设计,用verilog语言实现的一个自动售票机的设计-One' s own design, using verilog language implementation of the design of an automatic vending machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:67.56kb
    • 提供者:yanping
  1. sms4

    0下载:
  2. 这是sms4算法的硬件语言实现,所用的是VHDL语言。-This is a hardware algorithm sms4 language, the language used is VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:67.56kb
    • 提供者:藤叶
  1. AD9959.rar

    0下载:
  2. ad9959驱动程序一个串口通信周期分为指令周期和数据读写周期两个阶段。首先传送指令阶段的8位指令字对应于SCLK的8个上升沿,然后执行由指令设定的1~4个字节的数据读写,完成后再等待下一个指令周期的到来。,AD9959 Driver Single-bit serial 2-wire mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:67.52kb
    • 提供者:he
  1. Lab-Codes-UpdatedOn06October2012

    0下载:
  2. VHDL教学代码(spartan 3E系列)-The VHDL teaching code (spartan 3E series)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:67.52kb
    • 提供者:许天琪
  1. VGA

    0下载:
  2. VHDL语言实现VGA的显示彩条横条九宫格的功能。-VGA display color of the VHDL language bar Jiugongge function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:67.5kb
    • 提供者:zzh
  1. 2.1.5P4-Adder-VHDL-and-Waveform

    0下载:
  2. p4_adder 奔腾4cpu的加法器,包括carry selectadder carry generator -p4_adder Pentium 4cpu adder includes carry selectadder carry generator
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-25
    • 文件大小:67.47kb
    • 提供者:young
  1. Delay-Clock

    0下载:
  2. 如何將值Delay n個Clock,源码基于verilog 边沿触发-How will the value Delay n Clock, source code based on Verilog edge trigger
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:67.47kb
    • 提供者:白白
  1. VHDL 程序举例

    1下载:
  2. VHDL经典编成程序。有大概100个程序。包括键盘扫描等。- these are typical program of VHDL.there are almost 100 pieces of program.including program about keyboard scanning.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:67.41kb
    • 提供者:林玉儿
  1. state-flowing-water-light

    0下载:
  2. 基于状态机的流水灯设计 适合初学者学习-Based on fpga VHDL state machines of flowing water light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:67.39kb
    • 提供者:启哈发
  1. DIP_0034_timer_amba

    0下载:
  2. This Good-Timer Program-This is Good-Timer Program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:67.36kb
    • 提供者:acm
  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. freq_div

    0下载:
  2. 用verilog实现基于fpga的通用分频器,-Divider using verilog achieve common
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:67.35kb
    • 提供者:mend
« 1 2 ... .69 .70 .71 .72 .73 2574.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com