CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 2574.75 .76 .77 .78 .79 ... 4323 »
  1. LCD1602PS2

    0下载:
  2. fpga lcd上ps2的键值显示 基于fpga的综合实验 含代码-fpga lcd display and ps2 input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:339.69kb
    • 提供者:韩玉青
  1. w3100tcp

    0下载:
  2. verilog W3100A TCP程序实现-verilog w3100A TCP/IP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.59kb
    • 提供者:weishiji
  1. 123

    0下载:
  2. 实现快速傅里叶变化的方法,简单实用,需要的可以拿走。-Fast Fourier transform method is simple and practical needs can be taken.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:496.12kb
    • 提供者:wangchenyang
  1. lcd_top

    0下载:
  2. 针对xilinx fpga开发用verilog写的lcd接口驱动,下载到板子上可以点亮LCD灯-Xilinx fpga for development verilog write with the LCD interface drive, downloaded to the board can light LCD lamp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.39kb
    • 提供者:张康
  1. ps_top

    0下载:
  2. verilog写ps2接口驱动程序,对状态机的描述。把键盘串行的13为数据转换为并行的8为数据,并储存在寄存器-The needle verilog write ps2 interface drivers, to the descr iption of the state machine. The keyboard for data transfer of serial and parallel for the 8 for data, and stored in a register to xi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.6kb
    • 提供者:张康
  1. liushuideng

    0下载:
  2. 使用System Generator建立一个Xilinx FPGASpartan6的流水灯实验。这个博客上有详细的说明。 http://www.openhw.org/wenlong0601/blog/12-02/238496_e3f50.html-Using System Generator to create a Xilinx Spartan6 light water experiment. Are described in detail on this blog. http://www.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:436.68kb
    • 提供者:张文龙
  1. SystemVerilog

    1下载:
  2. System Verilog中英文资料大全(pdf文档)-System Verilog Sourcebooks of Chinese and English (pdf document)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:57.84mb
    • 提供者:张文龙
  1. div

    0下载:
  2. 单bit判断输入的数能否被7整除,若能整除,标志位置为1,否则置为0-Can a single bit to judge the number of input is divisible by 7 , if divisible , the flag is 1 , otherwise set to 0
  3. 所属分类:VHDL-FPGA-Verilog

  1. LCD_controller

    0下载:
  2. 基础FPGA的LCD1602IP核设计,包括了硬体和软体的驱动,并有详细讲解-Using FPGA to designed the IP for lcd1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.99mb
    • 提供者:
  1. NCO-CIC

    0下载:
  2. 是CIC滤波器的一部分,是积分部分,可以实现3倍抽取。NCO-Is part of the CIC filter is an integral part, can achieve three times the extract.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.46kb
    • 提供者:欧熊平
  1. IP_-design-and-development

    0下载:
  2. 基于nios2的IP核设计,用于fpga嵌入式系统-Based on the nios2 the IP core design for fpga embedded system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.38mb
    • 提供者:宋哲
  1. Cic_Interpolator

    0下载:
  2. 实现了2级cic滤波器的功能,其中内插32倍,即实现了32倍的2级cic内插滤波器-Realize the level 2 cic filter function, including 32 times interpolation i.e. the 32 times the level 2 cic interpolation filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.89kb
    • 提供者:李小白
« 1 2 ... .69 .70 .71 .72 .73 2574.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com