资源列表
2.ps2_keyboard
- FPGA PS2_keyboard VHDL 语言驱动-FPGA PS2_keyboard
DATA_CONV_ENCODE
- 卷积编码 2,1,7verilog h d l 书上源代码-DATA_CONV_ENCODE 2,1,7 verilog h dl
wola
- WOLA polyphase filter加权跌接累加FFT信道化技术-WOLA polyphase filter bank
sopc--dianti
- 设计一个三层楼自动电梯控制器，电梯内有三个输入按钮响应用户的上下楼层请求，并有七段数码管显示电梯当前所在楼层位置；在每层电梯入口处设有请求按钮开关，指示用户的上或下的请求。由LED灯显示电梯的上下运动情况和关门信息。-Design a three floors to be automatic elevator controller, elevator there are three buttons respond to user input the fluctuation floor reque
FPGA-using-for-SDR
- FPGA在软件无线电设计中的应用，AD、DA，FIR、CIC的设计-FPGA SDR
xiyiji
- 设计较为完整的应用系统，其中至少包括三个模块（定时器、串行口、键盘、数码管、液晶显示、传感器模数转换、PWM等）-Design are relatively complete application system, including at least three module (timer, a serial port, keyboard, digital tube, liquid crystal display, sensor module conversion, PWM, etc)
main
- maxhxo 系 列 的 主 程 序 。-the main program of series of machxo。
master-for-hsdpa
- master for design physical layer of vhdl of fpga-master for design physical layer of vhdl of fpga
ARM_kernel_verilogHDL
- 这是ARM核心处理器的verilogHDL代码，相当一个软核。-This is the ARM core processor verilogHDL code, is a soft core.
hufmann
- Huffman coding for JPEG and MPEG files.
phase
- 测量时间间隔的代码，效果还是不错的，大家可以下下来试试 -Time interval measurement code
divide
- divide模块，实现除法功能。该module是用Verilog编写的，压缩包里包括了设计程序以及测试程序（testbench）。-divide module, the division function. The module is written in Verilog, compression bag, including the design process and testing process Sequence (testbench).