CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3757.58 .59 .60 .61 .62 ... 4323 »
  1. Asynchronous_slavefifo.v

    0下载:
  2. data trasfer from fpga to usb device developed in vhdl format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:reka
  1. spi_flash_VHDL

    0下载:
  2. winbon 的芯片w25p16 驱动,使用VHDL语言,输入时钟为125M,只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写,或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:钱愈玉
  1. VGAqudong

    0下载:
  2. 基于FPGA的VGA显示驱动源码~适合哪些想要开发VGA接口驱动的朋友
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.6kb
    • 提供者:杨之皓
  1. Desktop

    0下载:
  2. mulitiplexer with 2 inputs and one output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:pradeep
  1. avalon_slave_pwm

    0下载:
  2. NIOS环境PWM的USER LOGIC实例1-NIOS environment PWM USER an example LOGIC
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.6kb
    • 提供者:黄建生
  1. rake

    1下载:
  2. 使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.6kb
    • 提供者:王莉
  1. EDA

    0下载:
  2. 用VHDL语言编写的时钟显示的源程序代码-VHDL language used to display the clock source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:shulin
  1. B-decoder1

    0下载:
  2. IRIG-B码的解码以及数码管显示程序,且输出1PPS信号-IRIG-B decoder program in c language,and display in segment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.6kb
    • 提供者:liu dacheng
  1. I2Cslave

    0下载:
  2. 用FPGA作的IIC的收端,文字不够,说点废话-Using FPGA for the resumption of the IIC-side, not enough characters that nonsense point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.6kb
    • 提供者:lonely_vv
  1. led

    0下载:
  2. FPGA 键盘数码管、蜂鸣器的驱动程序,希望对大家有所帮组!-FPGA keyboard LED, buzzer driver, we want to help the group!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:123
  1. jiemaqi

    0下载:
  2. 基于FPGA的数字解码器的的vhdl代码-FPGA-based digital decoder in vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.6kb
    • 提供者:jialiangquan
  1. fpga-tft-FSM

    0下载:
  2. fpga使用有限状态机驱动tft lcd 彩屏,达到显示效果-The fpga use finite state machine driven tft lcd color screen, to display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.6kb
    • 提供者:李林
« 1 2 ... .52 .53 .54 .55 .56 3757.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com