资源列表
pg007_srio_gen2
- FPGA手册，xilinx 的srio官方手册，仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)
FPGADM9000AVerilog
- FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
DDS
- 基于FPGA的数字信号合成器（DDS）,采用VHDL语言编写，能够实现正弦波、三角波、方波、锯齿波这四种波形的产生。 提示：最后输出的模块是串行DA，可根据具体情况更改驱动。-Digital synthesizer (DDS) based on FPGA, using VHDL language, to achieve sine wave, triangle wave, square wave, sawtooth waveform generation four. Tip: The la
Lab1
- Solution Lab1_Part1 FPGA
FPGA_SDRAM_PCI
- 一个基于FPGA的PCI数据采集程序，包括SDRAM控制，PCI9054时序控制，开发语言verilog，开发环境quartus-FPGA-based PCI data acquisition procedures, including SDRAM control, PCI9054 timing control, the development of language verilog, development environment quartusII
sdram_test
- 针对黑金AX309开发板的SDRAM控制程序。基于ISE 14.7，语言为Verilog。实测可用。(For the black gold AX309 development board SDRAM control program. Based on ISE 14.7, the language is Verilog. Measured available.)
9054verilog
- 9054时序控制 Verilog HDL-9054 Verilog HDL timing control
FPGA_Interface_verilog
- verilog数字接口实验程序，包括USB，矩阵键盘，蜂鸣器，串口，i2c总线接口程序实例。-verilog digital interface for experimental procedures, including the matrix keyboard, buzzer, serial, i2c bus interface program instance.
PS2-VGA-lcd1602
- 通过PS/2的键盘输入，在VGA（800×600）上显示输入的字符，其显示具有空格、回车、退格，一频显示完后滚动显示的功能。并且也能在LCD1602上显示键值和对应的扫描码。对于初学者具有很好的参考价值，并具有完整的工程、原理介绍、代码注释，希望能给各位朋友带来帮助 -Through PS/2 keyboard input, VGA (800 × 600) display the characters entered, the display has a space, carriage r
simple_3DES
- 精简3DES加解密算法实现，该3DES加解/密系统以精简硬件结构为目标，与传统的以吞吐率为目标的流水线模式3DES加/解密系统相比，具有消耗硬件资源小，性价比突出的优点。-reduced 3DES algorithm system based on FPGA
modelsim_user[1]
- 著名EDA仿真器modelsim的用户手册。-modelsim user manual
The-Designers-Guide-to-VHDL--Volume-3
- The Designer s Guide to VHDL, Volume 3