资源列表
dianzhen
- fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序 Fpga experiment board 16* 16 dot matrix display characters program
ch2
- VHDL技术教程 第二章；第二章分为概述、简单PLD结构原理、CPLD结构原理、FPGA结构原理等其他概述介绍-TECHNOLOGY OF VHDL U2
openverifla_latest.tar
- This is an important file source code regarding the uploaded program title.
ps2files
- VHDL Interfaces and Example Designs
C20_SD
- FPGA应用如sd卡控制，led控制，vga音频控制-Sd card FPGA applications such as control, led control, vga audio control
Nios_II_kaifaliucheng
- niosII的详细开发流程，从入门到提升均有帮助，可以作为参考资料保存。-The detailed niosII development process, from the approaches to improve all have help, can be used as a reference material storage.
can_latest.tar
- 用verilog编写的can总线控制器，包括设计参考历程和仿真程序，以及开发文档！-Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!
can_latest.tar
- 基于Verilog的CAN控制器的IP核，可以参考-The CAN controller IP core based on Verilog
can_latest.tar
- 控制器区域网络，也可以是从控制网络协议 博世已发现广泛应用在工业自动化和 汽车行业。 大多数都是可以的专利是由博世虽然有资 是开发一个开源的CAN IP，但任何没有restictions 商业使用博世协议授权是不可缺少的先决条件。 大小约为12k的门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch that has found wide use in In
FPGA-Source-Code_VHDL
- cypress fx2lp slave fifo fpga控制端源码-source code of FX2LP_SLAVE_FIFO CONTROLLER S
can_latest.tar
- 用Verilog写的CAN协议IP核 已经验证可以使用 -CAN protocol written in Verilog IP core has been verified using
can_latest.tar
- 控制器局域网或CAN是一个控制网络协议 博世在工业自动化和工业自动化中得到了广泛的应用 汽车行业。 大多数的专利可以由博世拥有，虽然有 没有限制在开发一个开源IP但可以为任何 从博世商用许可协议是一个不可或缺的先决条件。 尺寸大约12K门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch that has found wide use in Industrial