CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 915.16 .17 .18 .19 .20 ... 4323 »
  1. eda-Lab-report

    0下载:
  2. 三线八线译码器、数据选择器、数据比较器、二进制编码器、译码器的verilog语言输入方法-Three line eight line decoder, data selector, comparator, the binary encoder and decoder of verilog language input method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.13mb
    • 提供者:鸟语花香
  1. lock

    0下载:
  2. 本设计 一个4 位数字锁,并验证其操作。 1、基本功能:     (1 )开锁密码为 4 位十进制数,通过按钮输入密码,输入的密码在4个数码管上显示,若与锁内预置的密码一致,输出开锁信号(以点亮一个LED灯表示开锁)。    (2)按钮开关输入须消抖处理。 2、扩展功能:    用户可以设置锁内的密码;    若输入密码三次不正确,输出报警信号,报警信号可以通过闪烁LED或某个数码管上小数点指示。    设置一个复位按键,忘记密码后可通过该复位按键恢复出厂原
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.13mb
    • 提供者:李杰
  1. dianziqing

    0下载:
  2. 利用Verilog语言设计一个简易电子琴-Verilog design a simple keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.13mb
    • 提供者:王阳
  1. clock

    0下载:
  2. 该小项目实现时、分、秒计数,每个设计分一个小设计-Achieved when every second counts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.13mb
    • 提供者:管明
  1. FIFO

    0下载:
  2. FIFO的资料,包括文档说明已经一个VHDL文件。-FIFO data, including document describes a VHDL file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1.13mb
    • 提供者:金浩强
  1. adda

    1下载:
  2. TLC549进行模数转换后在通过tlc5615数模转换出来!结果下载证明可用-TLC549 analog to digital conversion digital-analog conversion through tlc5615 out! The results prove that is available to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.13mb
    • 提供者:战魔
  1. Verilog-dds

    0下载:
  2. 用Verilog实现的DDS,直接频率合成器,相位可调。-Verilog DDS generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.13mb
    • 提供者:fu
  1. WriteDpAddr

    0下载:
  2. 写DPRAM状态机,Quartus -DPRAM write state machine, Quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.13mb
    • 提供者:wangbinwu
  1. qiangdaqi

    0下载:
  2. 基于可编程软件的抢答器设计,使用的是VHDL语言进行编程-Based on programmable software Responder design,Use VHDL language to program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.13mb
    • 提供者:何雨
  1. sine-wave

    0下载:
  2. spartan-3an sine wave 波形通过dac显示 可改变sweep rate -spartan-3an sine wave based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1.13mb
    • 提供者:BilleJoe
  1. Quartus-guide

    0下载:
  2. Quartus II的详细使用教程,初学verilog的可以好好看看,相信会有所帮助的-Quartus II detailed tutorial, verilog beginner can take a look, I believe will be helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.13mb
    • 提供者:夏思源
  1. Quartus

    0下载:
  2. 这是一个教你熟练使用Quartus 软件的过程 希望可以对大家有用 -This is a Quartus skilled in the use of the software you can hope to all useful process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.13mb
    • 提供者:龚淼
« 1 2 ... .10 .11 .12 .13 .14 915.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com