资源列表
asynch_fifo
- FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
sp6ex1
- 时钟二分频实例，详细介绍ISE中如何新建工程、创建并编辑源代码文件、进行语法检查、调用ModelSim进行功能仿真。-Clock two examples, detailed introduction of how to create a new project in ISE, create and edit the source code files, syntax checking, call ModelSim function simulation
yh2
- 基于VHDL语言，应用于偶数或者奇数的小数分频-failed to translate
51SCMTutorial
- 《精彩51单片机教程》适合初学者，很难得-" Discover the 51 SCM Guide" for beginners, very rare
num09211870
- 北邮大学VHDL课程的结课题代码，一种基于fpga或者cpld实现的拔河机器代码-BUPT Results of VHDL course subject code, based on fpga or cpld tug of war machine code
Success
- 视频解码芯片SAA7113和视频编码芯片SAA7121初始化配置，一路模拟视频信号从SAA7113输入，转换为数字信号，然后SAA7121把数字信号转化为模拟信号输出-Video decoding chip SAA7113 video encoder chip SAA7121 initial configuration, all the way analog video signal from the SAA7113 input, converted to digital signals, th
DVD2_DFT_Project_Data[1]
- moore ckt source code
MAXPLUS_Usage
- 关于Altera公司MaxPlus II软件的使用方法的快速入门级教程，很适合于准备使用MaxPlus II进行FPGA设计的朋友。-The rapid entry-level tutorial on the use of Altera Corporation the MaxPlus II software, it is suitable for ready to use the MaxPlus II FPGA design friends.
RS232
- 详细介绍了RS232通信协议，以及一些接口相关的知识。-IT describes the agreement of RS232.
mydesign
- FPGA实现简易数字频率计设计。自己设计，绝对原创-FPGA realization of simple digital frequency meter design. Their own design, an absolute original
RISC_CPU
- 1. RISC工作每执行一条指令需要八个时钟周期。RISC的复位和启动通过rst控制，rst高电平有效。Rst为低时，第一个fetch到达时CPU开始工作从Rom的000处开始读取指令，前三个周期用于读指令。 在对总线进行读取操作时，第3.5个周期处，存储器或端口地址就输出到地址总线上，第4--6个时钟周期，读信号rd有效，读取数据到总线，逻辑运算。第7个时钟周期，rd无效，第7.5个时钟地址输出PC地址，为下一个指令做好准备 对总线写操作时，在第3.5个时钟周期处，建立写的地址，第
计算机设计与实践实验 16位cpu设计
- 计算机设计与实践实验 16位cpu设计 使用用VHDL语言 -16-bit cpu design with VHDL