CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 3001.02 .03 .04 .05 .06 ... 4323 »
  1. fpgaexample

    0下载:
  2. fpga开发实例(最有价值)的27个 具体的大家可以详细看资料我就不多做解释-fpga development example (most valuable) of 27 specific information you can see I do not do more detailed explanation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:zhaokang
  1. DE2_Synthesizer

    0下载:
  2. 这是一个基于DE2的设计,用PS2键盘实现电子琴。内含有完整的设计源码和工程文件。-This demonstration shows how to implement a Multi-tone Electronic Keyboard using DE2 board with a PS/2 Keyboard and a speaker.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-24
    • 文件大小:105.26kb
    • 提供者:张重
  1. Leda_User_Guide

    0下载:
  2. the tool for check the HDL code leda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:hexiangrui
  1. 20093202172772

    0下载:
  2. 这是关于VHDL语言的资料,对初学者很有帮助-This is the information on the VHDL language, very helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:65.52kb
    • 提供者:马晴
  1. microblaze_ip_test

    0下载:
  2. 这是一个microblaze的入门程序,也包括一个自定义IP,程序比较简单,但涵盖了入门的所有过程-This is a microblaze entry procedures, including a custom IP, procedure is simple, but covers all the process of entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18.11kb
    • 提供者:陈杰
  1. dds

    0下载:
  2. DDS实验 matlab 与quartus 的完美结合-DDS experimental combination of matlab and quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:259.13kb
    • 提供者:ajunchen
  1. sy4

    0下载:
  2. sopcbuild 建立小的nios 系统并在de2板上仿真-sopcbuild establish small nios system simulation in de2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.85mb
    • 提供者:ajunchen
  1. frequency_counter_2

    0下载:
  2. -- 这个程序用来测量输入信号的频率 -- 重点在于这个程序演示了,如何在顶层设计中调用已经编译好的模块,使用package -- 使用package将编译好的模块封装,以供顶层调用,注意这个程序顶层程序的调用方法 -- This program is used to measure the frequency of the input signal- focus on this process demonstrates how to call in the top-level de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:253.15kb
    • 提供者:zhaorongjian
  1. 16cpu

    0下载:
  2. 一个十六位的cpu,有rom ram 以及外围接口部件,等等,欢迎学习交流-A 16 of the cpu, there is rom ram, and peripheral interface components, etc., welcome to Learning Exchange
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.38kb
    • 提供者:zhaorongjian
  1. keshe

    0下载:
  2. 计算机组成原理课设,做了一个cpu,希望对同学对计算机组成原理的学习有帮助-Computer organization course designed to do a cpu, the students hope to learn on the computer organization help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.57mb
    • 提供者:
  1. KEISHI_CPU

    0下载:
  2. 计算机原理课程的课设,做了一个cpu,希望对学习计算机原理的同学的学习有帮助-Principle of the class set the computer to do a cpu, want to learn computer theory help students learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:64.58kb
    • 提供者:
  1. alu

    0下载:
  2. arithmetical-logic unit design in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

« 1 2 ... .96 .97 .98 .99 .00 3001.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭