资源列表
2
- VHDL描述的电子时钟VHDL程序与仿真，可以验证。-VHDL procedure described in VHDL and simulation of electronic clock, can be verified.
1
- 采用VHDL描述语言进行地步进电机控制系统的控制-VHDL descr iption language using the point of control into the motor control system
lcdcontrol_verilog
- LCD控制器的VERILOG实现 对学FPGA的人说很有用的-the implemation of LCD control
mos_des
- DES算法的verilog实现，可以研究下。-DES for Verilog。
allot
- 数据分配器，Verilog实现，配有实验说明文档。-Data distributor, Verilog implementation, with experimental documentation.
vending_vhdl
- 1、机器有一个投币孔，每次只能投入一枚硬币，但可以连续投入多枚硬币。机器能识别的硬币金额为1元，5角和1角。顾客可选择的饮料价格有1元，1元5角，2元三种。每次只能售出1瓶饮料。 2、购买饮料时先选择饮料价格再投币，当投入的硬币总金额达到或超过饮料价格后，机器发出指示信号并拒收继续投入的硬币。顾客投币后，按动确定键，机器将发出饮料和找零硬币，若所投金额不足，则发出欠资信号指示。在欠资情况下，顾客可以继续投币购买，也可按取消键，机器将退出所投入的全部金额。 3、顾客投入硬币之后，如果未
ise_book
- ISE应用例子,感觉挺不错的，共29个例子。-ise Application examples
qudong
- 利用FPGA驱动LCD显示中文字符“年”的VHDL程序。-buhuia
crcvhdl
- crc-vhdl冗余码的vhdl源码，这是16位的crc-crc-vhdl vhdl source code redundancy, which is 16-bit crc
sdcard_mass_storage_controller_latest.tar
- 基于wishbone总线的SD Card IP Core,有Verilog和VHDL两种语言版本,包含了FIFO和DMA两种实现方式,是开源的IP Core-Based on the wishbone bus SD Card IP Core, there are two language versions of Verilog and VHDL, including the FIFO and DMA implemented in two ways, is open source IP Core
20091227113326580
- AD0809 DA0832 应用实例基础
Digital.Design-Principles.and.Practices.pdf
- Digital Design: Principles and Practices John Wakerly