CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .92 .93 .94 .95 .96 3097.98 .99 .00 .01 .02 ... 4323 »
  1. VHDL_uart

    0下载:
  2. this a code fr performing arithmetic and logic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.54kb
    • 提供者:anshum
  1. i2cmmm

    0下载:
  2. i2c 可以直接进行综合-i2c rrrrrrrrrrrrrrrrrrrr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:500.23kb
    • 提供者:zhangfuquan
  1. led

    0下载:
  2. 源码是控制一排led灯闪烁,源码已经调通。-Source code is to control a row of led lights flashing, source code has been transferred pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:626.26kb
    • 提供者:星空
  1. scanner

    0下载:
  2. 扫描显示译码控制部分用一个频率1KHz的信号扫描一个多路选择器,实现对六位已经锁存的计数结果的扫描输出-Scan revealed a decoding control part of the signal with a frequency of 1KHz scan more than one MUX to achieve a count of six has been the results of the scan latch output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:926byte
    • 提供者:安安
  1. counter

    0下载:
  2. 计数器整体的功能为完成计数定时(00:00—59:59:99),要完成1个小时的计数范围-The overall function of the counter from time to time for the completion of counting (00:00-59:59:99), to complete the count range of 1 hour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.04kb
    • 提供者:安安
  1. frequency_divider

    0下载:
  2. 分频器的编程思路为:32MHZ经过第1次分频变成1KHZ,再经过第2次分频变成100HZ,分别输出两次分频结果。-Divider of programming ideas for: 32MHZ after the first band to become a sub-sub-1KHZ, and then after the 2nd sub-band into a 100HZ, respectively, the results of the output frequency of the two
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:630byte
    • 提供者:安安
  1. Rising

    0下载:
  2. example Rising Edge flip flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.04kb
    • 提供者:samet_2005
  1. test

    0下载:
  2. 基于Spartan-3E Starter Kit Board 写的小程序,属于入门开发试验。-Based on Spartan-3E Starter Kit Board to write a small program, part of entry-development trials.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.01mb
    • 提供者:liu
  1. ADC0809xianshi

    0下载:
  2. 状态机对ADC0809的7段数码显示译码器设计-State machine of the ADC0809 s 7-segment LED Display Decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:293.15kb
    • 提供者:bloodwolf
  1. ADC0809control

    0下载:
  2. 状态机对ADC0809的采样控制电路程序-State machine control circuit of the ADC0809 sampling procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:132.54kb
    • 提供者:bloodwolf
  1. vv

    0下载:
  2. VHDL and Verilog code referrals tools, EDA staff to be very helpful. verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:38.46kb
    • 提供者:ww
  1. vending

    0下载:
  2. vending machine for Quartus 8.1 version. verilog , vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1kb
    • 提供者:ww
« 1 2 ... .92 .93 .94 .95 .96 3097.98 .99 .00 .01 .02 ... 4323 »
搜珍网 www.dssz.com