CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 3559.60 .61 .62 .63 .64 ... 4323 »
  1. Pico_Blaze_sources_VHDL

    1下载:
  2. Some useful PicoBlaze sources.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.08mb
    • 提供者:Johnny
  1. manchester-code

    0下载:
  2. 曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0,低→ 高的跳变表示为1。每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致-Manchester coding techniques that use voltage changes in 0 and 1. Provisions in the middle of each symbol hopping happen. High → low hopping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:88.68kb
    • 提供者:魏伟
  1. fenpin

    0下载:
  2. 此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小-This is the design of the divider module EDA. Can achieve three different frequency signals, users can freely set the frequency of the size of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:203.58kb
    • 提供者:lj
  1. clk_div

    0下载:
  2. VHDL描述的时钟分频电路,用途广-VHDL descr iption of the clock divider circuit, uses widely ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:904byte
    • 提供者:zhan
  1. VHDLexample

    0下载:
  2. here is a VHDL example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:617byte
    • 提供者:nick
  1. hz

    0下载:
  2. 万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!-Universal frequency, you can modify one of the parameters, but any implementation of the sub-band! Very convenient!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:533byte
    • 提供者:liyanjun
  1. LS138

    0下载:
  2. 通过vhdl实现ls138硬件功能 通过vhdl实现ls138硬件功能 -the descr iption of ls138 in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:157.26kb
    • 提供者:asd
  1. mealy1

    0下载:
  2. mealy 状态机的独热编码源程序,接受么mealy状态机的编写规则。-mealy state machine of one-hot encoding source code, you mealy state machine to accept the preparation of the rules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:676byte
    • 提供者:liyanjun
  1. adder8

    0下载:
  2. Vrilog HDL 八位加法器源程序-8 adder Vrilog HDL source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:524byte
    • 提供者:liyanjun
  1. counter

    0下载:
  2. 一个用数码管自动计数的verilog程序,DE2开发板实现-An automatic digital control procedures verilog count, DE2 development board implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:588byte
    • 提供者:张磊
  1. Microprocessor

    0下载:
  2. 精通verilog HDL语言编程的一个不错的cpu 代码-Verilog HDL language proficiency of a good cpu code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:755.92kb
    • 提供者:孟霑
  1. VHDL

    0下载:
  2. 关于VHDL编程的教程,比较系统的讲解,很有用的书-a book about VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.13mb
    • 提供者:王林
« 1 2 ... .54 .55 .56 .57 .58 3559.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com