CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 3785.86 .87 .88 .89 .90 ... 4323 »
  1. quartus

    0下载:
  2. 基于vhdl语言描述的16*32点阵静态显示程序,分为单板显示和多板显示。-Static vhdl language to describe 16* 32 dot matrix display program, divided into veneer display and multi-panel display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:2.02mb
    • 提供者:王新
  1. yindaiao

    2下载:
  2. Verilog HDL语言,在FPGA开发板上实现电子琴弹奏的功能-Verilog HDL language, in the FPGA development board to achieve the functions of keyboard play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:437.55kb
    • 提供者:双目林
  1. jtag

    3下载:
  2. verilog jtag源码及原理,还有debug模块。边界扫描等-verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.58mb
    • 提供者:jack
  1. cpu2

    0下载:
  2. 另一个简单的16位VHDL的CPU程序~~~包含简单的加减乘除移位等操作,适用于课程设计-Another simple VHDL' s CPU 16-bit program ~ ~ ~ contains simple calculation shift and other operations for course design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.78mb
    • 提供者:liuying
  1. QEP_FOR_ENCODER

    0下载:
  2. ALTERA MAX Ⅱ EPM570上QEP的源码,已经通过测试。-ALTERA MAX Ⅱ EPM570 source code on the QEP has been tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:953byte
    • 提供者:龙也
  1. Filter-Wiz-PRO-3.2aCrack

    2下载:
  2. 本人使用次数最多的分立元件滤波器软件,功能非常齐全,基本能想到的问题它都替你考虑到了,唯一缺点是不注册的话对极点数和阻值作了一定的限制-I have the highest number of discrete components using filter software is very complete, it can basically think of the problem are taken into account for you, the only drawback is no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-15
    • 文件大小:1.77mb
    • 提供者:涂玖佳
  1. liftbd53

    0下载:
  2. 小波提升算法5_3 verilog 源码-Wavelet lifting algorithm 5_3 verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:913byte
    • 提供者:qwbaoba
  1. GFverilog-hdl

    0下载:
  2. 伽罗华域的乘法器的设计,使用有限域设计乘法器-Galois field multiplier design, the use of finite field multiplier design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.52kb
    • 提供者:许皓天
  1. handshake

    1下载:
  2. AMBA 3 AXI handshake protocol. Verilog platform. master and slave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:192.1kb
    • 提供者:nodeity
  1. APB

    0下载:
  2. It s the verilog source code for AMBA APB 2.0 Slave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4.28kb
    • 提供者:nachi
  1. Coding

    0下载:
  2. 这是用VHDL语言编写的4位比较器,用了三种描述进行编写-This is the VHDL language with the 4-bit comparator, used to prepare three kinds of descr iptions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4.12kb
    • 提供者:wilson
  1. 2C20

    0下载:
  2. 红色飓风的编程资料 培训的资料开发板上的-usb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.3mb
    • 提供者:wangyang
« 1 2 ... .80 .81 .82 .83 .84 3785.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭