资源列表
traffic_lamp
- a program about traffic light demo.
freq_divider
- 一个简单的分频器代码,可以套用来作其他频率的分频
SMS4_code
- 用Verilog实现国内第一个商用密码算法SMS4的加密和解密。
generic_fifos.tar
- Generic FIFO, writen in verilog hdl
xia_yuwen_verilog_PPT
- 北航夏雨闻的Verilong课件，与夏雨闻写的Verilog数字系统设计教程配套
afifo
- 异步fifo的verilog程序，含有测试平台
myproject
- 四位全加器，VHDL语言，max+plusII平台做的
adder4
- verilog加法器,附加测试文件 可用modelsim 仿真实现
even_odd
- VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
UART
- UART 串口程序，verilog语句，很好的实现了UART的通信功能！
vspi
- SPI的verilog实现，非常的全面和详细，还带有spi算法的注解！
uartsourcecode
- uart的FPGA模块，基于VHDL、verilog语言