资源列表
div2
- 32位除法器 被除数和除数均为16位整数，16位小数 商为32位整数，16位小数 余数为16位整数，16位小数 Verilog HDL 代码
deinter
- deinterlace的核心verilog，
cntl_ddr3(xilinx)
- xilinx ddr3最新VHDL代码,通过调试
lisaru
- 用VHDL语言编写的，利用FPGA模拟示双通道波器功能，两个通道各自输入正弦信号，合成“李萨如”图
tstbench
- pci 接口协议 用Verilog编写，经过测试使用，与大家共享
fpga_HDL.examples
- 多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
lzr
- 精简指令计算机设计,verilog语言,
NiosII
- NiosII初学者范例,里面包含字符模式设备驱动\\DMA传输等范例
fifo_sync
- 脉冲同步电路,简单修改就可以使用,很使用的.
Verilog
- FPGA verilog，比较好的verilog源码，现提供给大家，供参考
show
- DE2平台键控传输，完成PC机键盘控制，PS/2传输DE2目标板实现
Design_and_Test_VerilogHDL
- Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码，很多使用的实例，并有说明，是学习Verilog 不可多得的好资料。