资源列表
vhdlsource
- 用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
usb2
- usb2.0的vhdl源码,具有详细的说明文档.
keyboard
- 矩阵键盘的vhdl编程,非常的实用,带有去抖动
uart
- vhdl书写uart代码,经验证功能非常的全.
vhdl1
- VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器
adc_kongzhi
- vhdl 语言编写的一个AC0809控制电路,构成采样单片机的例子.
encoder
- VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。
AdderEmodelSim
- altera Quartus II modelSim 自動模擬搭配，內有範例。 (含電路)
TLC5510
- altera Quartus II TLC晶片控制 可控制暫存器，手動調整內碼。 (含電路)
FSM_Moore
- altera Quartus II FSM使用 可設定時間波形，手動調整波形頻率。 (含電路)
VerilogHDL_advanced_digital_design_code_Clock_gene
- VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
VerilogHDL_advanced_digital_design_code_Ch11
- VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch