CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 647.48 .49 .50 .51 .52 ... 4323 »
  1. nios_16QAM_modu

    0下载:
  2. 在alter公司的fpga上实现了一个最小niosII软核系统,可以作为简单开发的基础工程-A minimum of niosII soft core system is implemented in alter s FPGA, can be used as the basis of simple project development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.08mb
    • 提供者:zhubin
  1. i2c

    0下载:
  2. I2C interface in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.07kb
    • 提供者:viet
  1. udpSender

    0下载:
  2. Module Ethernet UDPsender for spartan3E.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:178.5kb
    • 提供者:viet
  1. coder_8_3

    0下载:
  2. 8 - 3 线 优 先 编 码 器 。高电平有效,高位到低位置位。高位优先级高于低位-8 3 line priority encoder. Active high, high to low bit. High priority than low
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:赵鹏
  1. data_select4

    0下载:
  2. 四 路 数 据 选 择 器,从 四 路 数 据 选 择 一 路。-Quad data selector, all the way the four data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:604byte
    • 提供者:赵鹏
  1. FPGA-high-precision-frequency-meter

    0下载:
  2. 基于FPGA的高精度频率计设计实验 展示数字存储示波器基本工作原理。 展示硬件测频和测周的基本原理。 在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。 结合数据采集、存储和触发模块的FPGA代码。 FPGA代码完善DSO的频率计模块,实现高精度测频和测周功能。-FPGA-based high-precision frequency meter design experiments       Demonstrate the bas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.87mb
    • 提供者:liu
  1. FIR

    0下载:
  2. 基于VHDL语言编写的FIR数字滤波器,要的速度-Finite Impulse Response
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:612.05kb
    • 提供者:pl
  1. Source-code-(all)

    0下载:
  2. direct sequence to generate sine code for altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.65kb
    • 提供者:jack abraham
  1. brick_vdhl_vga

    0下载:
  2. 采用VHDL语言编写的打砖块游戏,由VGA等多个模块组成,编程软件是QuartusII,主控芯片是CycloneII。-Using VHDL language Arkanoid game the VGA and other modules, the programming software is QuartusII, the main chip is CycloneII.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:830.71kb
    • 提供者:付道文
  1. Turbo_Encoder_Decoder

    1下载:
  2. The turbo enocoder and turbo decoder is design in VHDL code.
  3. 所属分类:VHDL编程

    • 发布日期:2014-12-29
    • 文件大小:164.98kb
    • 提供者:vnqbao
  1. verilog

    0下载:
  2. verilog 常用模块,包含设计模块和测试模块,如有ram, lifo等-verilog useful blocks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:987.33kb
    • 提供者:陆美希
  1. greedy_snake

    0下载:
  2. 基于Basys2开发板实现VGA输出,PS/2键盘接入的贪吃蛇游戏,键盘上下左右控制方向,小键盘+键控制速度,小键盘回车开始游戏,空格暂停游戏。-Basys2 based development board to achieve VGA output, PS/2 keyboard access Snake game, up and down the keyboard to control the direction, speed control keypad+ key keypad Enter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.46mb
    • 提供者:小雨
« 1 2 ... .42 .43 .44 .45 .46 647.48 .49 .50 .51 .52 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭