- resistance_touch_screen 电阻式触摸屏坐标算法 电阻式触摸屏 触摸屏和51单片机接口
- gallery-2.3-typical-en 实验室网站模板
- Scope 一个经典界面十分漂亮的示波器源代码．搞算法和界面的朋友可以参考
- TextImpl Provides a straightforward implementation of the corresponding W3C DOM interface.
- hardware Hardware to use with orocos and raspberry
- smdk_wm8994 Default CFG switch settings to use this driver: SMDKV310: CFG5
资源列表
Prescaler-to-use-VHDL-design
- 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to use VHDL design on FPGA/CPLD, i
ex16
- 基于fpga的在彩屏上显示字母的程序，已包含彩屏的驱动。-word show
CoG
- Semi-functional FSM and ROM for Xilinx CPLD to drive ST7565R based off Digikey example
acdc_fpga
- 用于测量两个正弦信号之间的相位差，然后通过bus总线与430通信。-phrase bus
counter_16
- 基于ISE14.7开发的模16的计数器，使用的FPGA开发板为Spartan 3E Start Kit-Based on the development of mold counter ISE14.7 16, FPGA development board used for the Spartan 3E Start Kit
2009511191253884-(1)
- 基基于fpga的1602点灯程序的源代码 于fpga的1602点灯程序的源代码- Kiki on fpga 1602 fpga lighting source code 1602 based lighting source code in fpga 1602 lighting source code
counter
- 一个可选择的递增和递减的计数器，并进行了仿真验证-a counter can increase and decline,and simulation the function of the counter
Verilog-RS232
- 本程序是在FPGA里面模拟RS232串口，并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success
multifunction_digita
- 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等-There FPGA-based design and implementation of multi-functional digital clock containing detailed Verilog HDL source code and its function are: time setting, time display, stopw
fsmc
- 修改过的icore2复用模式ARM与FPGA FSMC接口 Verilog的-Modified icore2 multiplexed mode ARM and FPGA FSMC Interface Verilog s
project_face_vga_0219
- 使用FPGA控制投影仪的VGA和HDMI投影条纹，同时相机同步采集-FPGA to control the projector using the VGA and HDMI projector stripes, while the camera synchronous acquisition
bt1120p_gen
- bt1120时序生成，verilog程序，1920x1080p60分辨率-synchronized video timing generation itu bt1120 within verilog program, 1920x1080p60 resolution