资源列表
FRENQ
- 4位十进制频率计的设计，通过采用1Hz时钟对待测时钟进行频率测定-4 decimal frequency of the design, through the use of 1Hz clock to treat the measured clock frequency measurement
DMA
- DMA方式A/D采样控制电路设计，输出数据-DMA mode A/D sampling control circuit design, output data
SIN
- 用状态机对DAC0832电路实现控制SIN函数发生器-DAC0832 state machine for controlling SIN function generator circuit implementation
clock
- 秒表，含24进制时钟和60进制的分钟和秒钟-Stopwatch, clock with 24 hex and 60 hex minutes and seconds
ADD
- 含异步清零和同步时钟使能的4位加法计数器的设计-Synchronization with asynchronous clear and clock enable the addition of four counter design
fsm
- 有限状态机的一种实现框架，更健壮，更易于表达。-An implementation framework of finite state machines, more robust and easier to express.
clock-switch
- 自己编写的异步转同步的时钟切换，系统可以在两个时钟源之间切换运行。并附带仿真模型-I have written to synchronize asynchronous transfer clock switch, the system can be switched to run between two clock sources.
Digital-Clock
- 1．具有‘时’、‘分’、‘秒’、‘毫秒’的数码管十进制数字显示。 2. 具有手动校时、校分的功能。 3．具有定时与闹钟功能，能在设定的时间使LED灯亮光。 4．能进行整点报时。即从59分50秒起，每隔2秒钟绿色LED灯点亮一次，连续5次，最后一次红色LED灯点亮一次，表明到达整点。 5、具有秒表功能，能显示1 秒，手动停止。 6、具有倒计时功能，显示小时、分钟、秒。 -1. With ' when' , ' points' , ' secon
signal_gen
- 用于产生RGB信号，经常用于测试，非常经典-generate RGB signal，classically
Baker code
- This is a project to create a baker code, used in radar signal processing.
spiip
- 一个quartus的SPI接口的IP核-A quartus SPI interface IP core ...........................
DDS
- 一个基于FPGA的DDS，可以实现正弦波的频率控制-An FPGA-based DDS, sine wave frequency control can be achieved