搜索资源列表
Verilog_32bit_Adder
- 32位超前进位加法器的改进Verilog实现-Improved Verilog implementation of 32 bit ahead carry adder
adder8
- 8位加法器源代码，vivado实现编写。-8 adder Source, vivado achieve write.
S1
- 这是一个MFC制作的加法器，可以实现浮点型数的加法计算-This is a production of MFC adder can calculate floating-point additions
e1
- 清华大学电子系 组合逻辑实验 包括多路选择器设计，译码器设计，4位加法器设计-Tsinghua University, Department of Electronics, combinational logic experimental design includes multiplexer, decoder design, four adder design
ADDER8B
- 8位加法器设计，包含源程序，仿真，用quartus 2打开-a 8 bit add
adder
- 简单的32位进位加法器的实现，包含源代码和测试代码-simple realization of a 32bits adder
AnJian_1602
- 计算器设计。采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形，并下载到试验箱,用实验箱上的按键开关模拟输入，用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能，其结果简单，易于实现。-Calculator design. Using a field programmable logic d
add
- 硬件描叙语言实现一个加法器，开发环境使用的是libreo，用的是Verilog语言-Hardware descr iption language to realize an adder, development environment using the libreo, with Verilog language
Oscilloscope-function-expansion
- 设计一个将普通双踪示波器改装成为多踪示波器的电路，包括多踪示波器的时钟电路、位移电路、衰减、放大和加法器电路，实现用示波器一路探头输入稳定显示四路被测信号波形。向连接好的电路输入四路不同的信号，可同时将其互不重叠地显示出来，并可以通过改变波段开关的闭合状态来实现对输出信号波形幅值的改变。-The general design of a dual-trace oscilloscope converted into a multi-trace oscilloscope circuit, includ
adder101
- 加法器，简单的加法计算器程序，用vb语言实现-Adder, a simple addition calculator program using vb language implementation
jiajiajia
- VB加法器，可以进行加法运算，支持科学计数法以及小数等等。而已成为偷懒的好工具！-VB adder, addition operations can support scientific notation and decimal and so on. Only be a good tool for lazy!
float_add_module
- verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号，作为启动和反馈完成，A 和B 是32 位宽的操作数输入信号，Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.
1
- 用VHDL语言设计全加器的设计方法，使用元件例化的方法设计多位加法器-VHDL language design full adder design method using component instantiation approach to design multi-bit adder
harans
- 基于AVR单片机的电力谐波分析系统本设计采用ATMEL公司的ATmega32L单片机完成一个电能质量检测系统。电压信号经过变压器隔离降压，幅值较低的交流信号再通过运算放大器构成的加法器变成可供A/D转换电路转换的直流信号。单片机使用内部的定时器每1/3200秒对电压信号采样一次，用片内自带的10位精度A/D转换器对每周波的电压信号采样64个点后，进行FFT运算，FFT的运算过程采取查表法进一步提高运算速度，分析出小于21次的各次谐波的含量，并计算出电压信号的有效值(RMS)，将谐波分析结果通过R
dui
- duilib界面库实现加法器界面美化例子，含说明文档-duilib interface library implements adder interface landscaping examples, including documentation
ISE_lab6
- 加法器的VHDL源代码 适合本科生学习使用-Adder VHDL source code for undergraduate learning to use
Serial_Adder
- 注意：是verilog语言写的 一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加-Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder
bcd_add_1bit
- 二进制码到BCD码的转换 1位BCD加法器 2位BCD加法器-BCD code to binary code conversion of a BCD adder two BCD adder
fast-carry-adder-4d
- VHDL实现的快速四位加法器，就是这样，嗯，适合入门-VHDL achieve rapid four adders, exactly, ah, suitable for entry
add
- 用labview制作的加法器，可以对数进行加法运算-Made of labview adder, can be add operation log