CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - vhdl

搜索资源列表

  1. i2c

    0下载:
  2. 一个用状态机VHDL语言编写的I2C源代码-A state machine by VHDL language I2C source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3465
    • 提供者:蔡飞
  1. Pentium

    0下载:
  2. 这两个分别是8位乘法器的VHDL语言的实现,并经过个人用QUARTUS的验证,另外一个是奔腾处理器的设计思想-The two were 8 multiplier realization of VHDL language and personal use Quartus After verification, another is a Pentium processor design idea
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:379225
    • 提供者:citydremer
  1. clock

    0下载:
  2. 用高速硬件语言VHDL设计的全功能数字钟,经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2092
    • 提供者:李鑫
  1. pre_norm_sqrt

    0下载:
  2. 一种用VHDL语言描述的浮点平方根前规格化的源代码编程-VHDL language used to describe a floating-point square root of the source code before the standardized programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1833
    • 提供者:zhshup
  1. 5956446verilog_ppt

    0下载:
  2. 具体介绍VHDL的原理,附带相关的例程。欢迎大家收藏下载-Introduced the principle of specific VHDL, incidental related routines. Welcome to the collection download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:262918
    • 提供者:李哲
  1. ssz

    1下载:
  2. 数字钟,用VHDL写的各个模块,顶层用图形编辑,在实验箱上完全通过-Digital clock, using VHDL written by various modules, top-level graphics editing, in the experimental box completely through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-17
    • 文件大小:257494
    • 提供者:kevin liu
  1. post_norm_addsub

    0下载:
  2. 浮点加减运算的后规格化VHDL程序源代码,很不错,希望对大家有用-Floating-point addition and subtraction operations after the standardized VHDL source code, it is good, I hope all of you a useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2915
    • 提供者:zhshup
  1. clock

    0下载:
  2. 时钟的vhdl实现,具有打铃等功能,是一个很好的实现,我们做电子竞赛的源代码-VHDL clock to achieve a play-ling and other functions, is a good realization, we have the source code of the electronic competition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1028
    • 提供者:王培新
  1. mp3_decoder

    0下载:
  2. MP3解码的VHDL实现,包括霍夫曼解码等-VHDL realization of MP3 decoding, including Huffman decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:34154
    • 提供者:asa
  1. vhdl

    0下载:
  2. 要求用VHDL语言设计7人表决器和系列检测器,检测“1111111101111110”-VHDL language design requires a vote 7 and Series detector 1111111101111110
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1484
    • 提供者:asd
  1. VHDL

    0下载:
  2. VHDL(Very High Speed Integrated Circuit)教程!供VHDL初学者使用!-VHDL (Very High Speed Integrated Circuit) Tutorial! VHDL for beginners to use!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:16304186
    • 提供者:薛超耀
  1. FSM_Design

    0下载:
  2. 讲述了状态机的相关知识,文章为重英文,利用具体的例子讲述了VHDL中 的状态机-About the state machine of the relevant knowledge, the article for the re-in English, the use of specific examples described in VHDL State Machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:120481
    • 提供者:yl
  1. project_UHF_ddc

    1下载:
  2. vhdl语言写的数字下变频的实现,整个工程文件,xlinx ise用的-VHDL language written in the realization of digital down conversion, the whole project file, xlinx ise used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1869233
    • 提供者:杨斌
  1. chengfaqi4

    0下载:
  2. 用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!-Use VHDL to achieve four multiplier, not the realization of the direct use of multiplication, one to save resources, and secondly to improve the speed!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1365
    • 提供者:
  1. VHDL-Cookbook

    0下载:
  2. 全面详细介绍了VHDL,英文版,作者Peter.J.Ashenden-Full details of VHDL, the English version, the author Peter.J.Ashenden
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:238182
    • 提供者:miyalu
  1. 745221frequency

    0下载:
  2. 用Verilog HDL / VHDL实现的数字频率计(完整实验报告)-Using Verilog HDL/VHDL realization of digital frequency meter (complete test report)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:144904
    • 提供者:倪亮
  1. KEYBOARD

    0下载:
  2. vhdl语言编写的电子密码锁的键盘程序,本源码复制在word中,请黏贴到MAXPLUS等相应软件下运行-VHDL language electronic locks the keyboard program, the source copy of the word, please stick to the appropriate software, such as MAXPLUS run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5476
    • 提供者:网天才
  1. 2DPSK

    1下载:
  2. 用vhdl语言实现2DPSK数字传输-VHDL language used to achieve digital transmission 2DPSK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3847360
    • 提供者:zjlyjy
  1. VHDL

    0下载:
  2. VHDL很不错的教程 可以让你在一天之内理解VHDL语言 熟悉基本语法-VHDL is very good tutorial can let you in one day understand the VHDL language familiar with the basic grammar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:281119
    • 提供者:关飞
  1. husw

    0下载:
  2. 用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真-Language Design with VHDL Viterbi decoder is the VHDL source code with ModelSim XE III 6.3c software simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1016
    • 提供者:hsw0320
« 1 2 ... 42 43 44 45 46 4748 49 50 »
搜珍网 www.dssz.com