CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Chapter4

搜索资源列表

  1. VHDLbasicExampleDEVELOPEMENTsoursE

    1下载:
  2. 这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用,介绍如下: Chapter3:schematic和vhdl文件夹,分别是数字钟设计的原理图文件和VHDL程序; Chapter4:multiplier文件夹,串并乘法器设计程序(提示:先编译程序包); Chapter5:sci文件夹,串行通信接口设计程序; Chapter6:watchdog文件夹,看门狗设计程序; Chapter7:taxi文件夹,出租车计价器设计程序; Chapte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:135.53kb
    • 提供者:wuyu
  1. chapter4

    0下载:
  2. Verilog HDL的通信系統源代码范例
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.87kb
    • 提供者:吳郭魚
  1. Chapter4-Sample

    0下载:
  2. I2C总线和RS- 232串行端口已成为嵌入式系统主要的数据交换接口,可以实现嵌入式系统与外围设备之间的数据传输[2]。但是,在E2PRO里面需要一些I2C总线来写入数据,因为数据技术上的原因,如果没有其他办法,将无法达到所要求的传输速率;同样,对于RS -232串行端口,如果收发程序时处理不当,-I2C-bus and RS-232 serial port has become a major embedded systems for data exchange interfaces, emb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:208.96kb
    • 提供者:wangss
  1. Chapter4

    0下载:
  2. Chapter4文件夹: (1)实验1:编码器实验,完整的设计工程文件在CODER文件夹下 (2)实验2:译码器实验,完整的设计工程文件在DECODER7文件夹下 (3)实验3:加法器实验,完整的设计工程文件在ADDER和ALU文件夹下 (4)实验4:乘法器实验,完整的设计工程文件在4BITMULT文件夹下 (5)实验5:寄存器实验,完整的设计工程文件在SHIFT8R和SHIFT8文件夹下 (6)实验6:计数器实验,完整的设计工程文件在COUNT10文件夹下
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-31
    • 文件大小:1.58mb
    • 提供者:boyzone
  1. Chapter4

    0下载:
  2. 通信IC设计配套的第四章代码,供学习参考使用The codes of Chapter3 of《Communication IC Design》-The codes of Chapter4 of《Communication IC Design》
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.45mb
    • 提供者:许唐凯
  1. Chapter 8

    0下载:
  2. verilog code and simulationsof chapter4
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:29kb
    • 提供者:sadii
  1. Chapter4

    0下载:
  2. Digital Design Verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:1.51mb
    • 提供者:khan12
  1. Chapter4

    0下载:
  2. MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit versions added later.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:24kb
    • 提供者:Tom1215
搜珍网 www.dssz.com