CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - ddr2

搜索资源列表

  1. OMAP-L138-DDR2-TEST

    0下载:
  2. 基于OMAP-L138的DDR2存储测试源代码-TESTING CODE FOR OMAP-L138 DDR2
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:64842
    • 提供者:王明
  1. ddr2

    0下载:
  2. DDR2 pcb布线规则,BGA布线应该注意-DDR2 pcb routing rules, BGA wiring should be noted
  3. 所属分类:software engineering

    • 发布日期:2017-04-25
    • 文件大小:25308
    • 提供者:俩天
  1. ddr2

    0下载:
  2. xilinx ddr2 mig核读写控制 verilog -xilinx mig write and read timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8300767
    • 提供者:yoek
  1. DDR2-User-Interface-PPT

    0下载:
  2. design of DDR2 with Xilinx
  3. 所属分类:Project Design

    • 发布日期:2017-04-07
    • 文件大小:51916
    • 提供者:rohit
  1. DDR2 控制程序

    1下载:
  2. DDR2接口控制程序,很适合初学者学习与应用
  3. 所属分类:Windows编程

  1. XILINX DDR2

    1下载:
  2. xilinx ddr2 ip核的verilog例子
  3. 所属分类:VHDL编程

  1. ddr2

    0下载:
  2. OMAP-L138芯片的ddr2测试例程,内涵源代码-OMAP-L138 chip ddr2 test routines, content source code
  3. 所属分类:DSP program

    • 发布日期:2017-04-24
    • 文件大小:51819
    • 提供者:mc
  1. Hardware-Layout-Design-for-DDR2

    0下载:
  2. ddr2的硬件布线设计学习资料-hardware design for ddr2,verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:538729
    • 提供者:黄志沛
  1. DDR2-design-out-of-fpga

    0下载:
  2. FPGA外部的ddr2设计的相关学习资料-off-fpga,ddr design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:181965
    • 提供者:黄志沛
  1. S3C2416-DDR2-MMU-IRQ-Jlink

    0下载:
  2. IAR中裸奔S3C2416的例子(DDR2+MMU+中断+J-link)-IAR examples in the streaking S3C2416 (DDR2+MMU+ interrupt+J-link)
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:26345
    • 提供者:zhouxiulong
  1. DDR2-controller

    0下载:
  2. My package named design DDR2 Synchronous Data Random Access Memory by verilog.The memory controller is a digital circuit which manages the flow of data going to and from the computer s main memory. It can be a separate chip or integrated into another
  3. 所属分类:software engineering

    • 发布日期:2017-03-31
    • 文件大小:9876
    • 提供者:thuanbk
  1. DDR2-verilog

    1下载:
  2. ddr2的Verilog代码,包括时序控制,数据读取,利用verilog编写的ddr2控制器,在spartan6板子上得以验证,成功实现了FPGA与DDR2的通信。-ddr2 of Verilog code, including timing control, data is read using verilog prepared ddr2 controller board on spartan6 be verified, the successful implementation of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-05
    • 文件大小:1490944
    • 提供者:wei
  1. ddr2-spd

    0下载:
  2. ddr2的一些spd.rar 关于 ddr2 的一些说明文档-ddr2 func doc word just for ref
  3. 所属分类:File Formats

    • 发布日期:2017-04-27
    • 文件大小:19332
    • 提供者:zhouqiang
  1. ddr2

    0下载:
  2. ddr2 仿真模型,适应于modelsim 仿真,内涵仿真核源码-ddr2 simulation model adapted to the modelsim simulation, simulation connotation nuclear source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:35024
    • 提供者:wsc
  1. t2_hpc

    0下载:
  2. DDR2的控制器设计,完成功能的验证,以及仿真测试,(DDR2 controller design, complete function verification, and simulation test,)
  3. 所属分类:其他

    • 发布日期:2017-12-26
    • 文件大小:22539264
    • 提供者:aingq
  1. ddr2_module

    0下载:
  2. 设计的DDR2的verilog代码.改代码实现读取DDR2的数据。(the code for DDR2.It is used for reading the data of DDR2)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:3072
    • 提供者:fuyhfut
  1. DDR2_Control

    0下载:
  2. 参考例程之Verilog之实现DDR2时序控制实现,ISE开发平台完整工程(Implementation of DDR2 timing control implementation of reference routine Verilog, complete engineering of ISE development platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:13038592
    • 提供者:tomll
  1. DDR

    0下载:
  2. 低功耗DDR3芯片手册,DDR2芯片手册(Low power DDR3 chip Handbook,DDR2 chip Handbook)
  3. 所属分类:系统设计方案

    • 发布日期:2018-01-11
    • 文件大小:12024832
    • 提供者:zhoumijihua
  1. DDR2_Control

    0下载:
  2. 本人用verilog编写的DDR2控制器,经测试可用。(I am prepared to use verilog DDR2 controller, the test is available.)
  3. 所属分类:其他

    • 发布日期:2018-04-22
    • 文件大小:13041664
    • 提供者:chenpeiweiweiwei
  1. DDR2 Spec

    0下载:
  2. JESD79-2F, DDR2 Spec 定义时序,IO,封装。调试DDR2的参考资料
  3. 所属分类:编程文档

« 1 2 3 4 56 7 8 9 10 ... 13 »
搜珍网 www.dssz.com