CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .27 .28 .29 .30 .31 102332.33 .34 .35 .36 .37 ... 199244 »
  1. njihdfuiwehndjreet

    0下载:
  2. 很好,可以帮助人们更好的学习,可以提供很好的学习资料-very good
  3. 所属分类:Other systems

    • 发布日期:2017-05-01
    • 文件大小:609.52kb
    • 提供者:杨柔佳
  1. Test_Tem

    0下载:
  2. 恒温箱,基于51单片机、DS18B20的恒温箱控制C程序-The constant temperature box, based on 51 SCM, the constant temperature box control chip DS18B20 C program
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:42.63kb
    • 提供者:韦冰江
  1. Gauss

    0下载:
  2. 方程组求解 利用高斯方法进行的,含有选主元素-Solving equations Gaussian method, and contains the main elements selected
  3. 所属分类:Special Effects

    • 发布日期:2017-04-11
    • 文件大小:549byte
    • 提供者:方振
  1. source-code

    0下载:
  2. 提供一些网页加密的代码,界面比较简单,只是用于加密,没有解密的代码-it is about web page encryption.the face is simple ,but this system is just for encryption .
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-03-30
    • 文件大小:2.48kb
    • 提供者:alice
  1. sift(chinese)

    0下载:
  2. 在VC6.0下编译可以运行,有中文注释。SIFT算法实现全景图像拼接-Compiled in VC6.0 run, a Chinese comments. SIFT algorithm panoramic image mosaic
  3. 所属分类:2D Graphic

    • 发布日期:2017-05-16
    • 文件大小:4.03mb
    • 提供者:姜虎东
  1. myboothmul

    0下载:
  2. 三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器-Three 16-bit integer arithmetic logic unit of the ALU desig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:172.71kb
    • 提供者:王川
  1. altera_inspector.log

    0下载:
  2. vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL -code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.62mb
    • 提供者:王川
  1. nrf24l01Plcd

    0下载:
  2. 基于51单片机NRF24L01无线收发模块-NRF24L01 wireless transceiver module
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:33.79kb
    • 提供者:韦冰江
  1. jf

    0下载:
  2. verilog编写的alu模块4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:839byte
    • 提供者:王川
  1. sanweichongjian

    0下载:
  2. 空间的三维重构问题按照不同的实际情况来看算法的种类非常多,但核心的思想还是利用三角形来覆盖待重构区域的表面。传统的算法将“覆盖”的思想体现的并不是非常形象,通常只是将待重构区域利用各种方法撒一些点,然后利用三角形来连接这些节点。如:假如已知某物体的空间的三个剖面,那么如何重建这个物体呢?-DistanJudg( vLayer1(counter,1:2),vLayer1(counter+1,1:2),... vLayer2(mIndexTemp,1:2),
  3. 所属分类:OpenGL program

    • 发布日期:2017-04-01
    • 文件大小:25.64kb
    • 提供者:周郎
  1. tsglxt

    0下载:
  2. 图书管理系统源代码,具有图书添加、查询、读者信息等!-Book management system source code
  3. 所属分类:Education soft system

    • 发布日期:2017-04-26
    • 文件大小:481.55kb
    • 提供者:周洁
  1. mult8

    0下载:
  2. 8位的加法器,在quartus在通过编译并能实现功能-Eight of the adder, in quartus in through the compilation and can realize the function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:102.52kb
    • 提供者:王川
« 1 2 ... .27 .28 .29 .30 .31 102332.33 .34 .35 .36 .37 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭