CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .75 .76 .77 .78 .79 83180.81 .82 .83 .84 .85 ... 199244 »
  1. COMMAND232_SEND

    0下载:
  2. 这个代码用VHDL编写,是RS232在UART协议层发送数据的实现过程,很有用的!-The VHDL code is written, is the RS232 UART protocol layer in the implementation process of sending data, very useful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.27kb
    • 提供者:xingzhanpeng
  1. IIC_core

    0下载:
  2. 上面是IIC_CORE模块,用来实现IIC协议的Verilog的ip核,本人已经应用过,很好用的!-The above is IIC_CORE module used to implement the ip Verilog IIC nuclear agreement, I have applied before, very good use!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.42kb
    • 提供者:xingzhanpeng
  1. K-LtrasformFisherregulation

    0下载:
  2. 基于K-L变换和Fisher 线性判别的人脸图像识别-the face recognition based on K-L trasformation and Fisher regulation
  3. 所属分类:Graph Recognize

    • 发布日期:2017-04-04
    • 文件大小:409.49kb
    • 提供者:小王
  1. AD_CONTROLLER

    0下载:
  2. 上面的VHDL代码是用来控制AD7890读写的模块,编译通过,很有用的哦!-AD67890 control reader module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.06kb
    • 提供者:xingzhanpeng
  1. peoplem

    0下载:
  2. 实现人事管理,详细的分析后,进行模块划分和细节实现-Implementation of personnel management, a detailed analysis, the module division and the details of implementation
  3. 所属分类:ERP-EIP-OA-Portal

    • 发布日期:2017-04-05
    • 文件大小:602.89kb
    • 提供者:小勇
  1. tushu

    0下载:
  2. 此程序功能不错,可以进行使用,你们可以多下载,谢谢使用-Very good
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:240.96kb
    • 提供者:曹帅
  1. a_compare_with_b_vm

    0下载:
  2. 用Verilog描述了一个比较器,输入a和b,当a>b时,输出为a,反之,输出为b-descr iption a comparator by Verilog , the input a and b, when a> b, the output is a, the other hand, the output is b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:587byte
    • 提供者:澄续缘
  1. XIN

    0下载:
  2. 一个比较小的电子密码锁的程序的一段 是基于vhdl的状态机-A relatively small electronic lock a section of the program is based on state machine vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.35kb
    • 提供者:梁涛
  1. seqdet_vm

    0下载:
  2. 在verilog下连续输入1和0,当输入为10010时输出为1,是初学者练习用的-In verilog continuous input 1 and 0, when the input is 10010 to 1 when the output is used for beginners to practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:658byte
    • 提供者:澄续缘
  1. 2d0ced13f938

    0下载:
  2. 基于飞思卡尔 mc9s12xdt512的i2c 开发源程序-Development based on Freescale mc9s12xdt512 the i2c source code
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:303.22kb
    • 提供者:kevin
  1. LANServerClient

    0下载:
  2. 套接字编程,使用CAsyncSocket 类,实现了两个简单的服务器和客户端之间的连接功能,能够发送和接受消息-Socket programming, using CAsyncSocket class implements two simple server and client connectivity, the ability to send and receive messages
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-04-17
    • 文件大小:40.45kb
    • 提供者:丑力
  1. control

    0下载:
  2. 智能家居控制系统程序,单片机采用AT89S52,晶振频率为:12.00MHz。-Intelligent home control system programming, microcontroller use AT89S52, crystal frequency: 12.00MHz.
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:3.34kb
    • 提供者:小新
« 1 2 ... .75 .76 .77 .78 .79 83180.81 .82 .83 .84 .85 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭