CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .87 .88 .89 .90 .91 5592.93 .94 .95 .96 .97 ... 33646 »

  1. encoder_clk

    0下载：
  2. 精确实现奇数分频，将FPGA开发板提供的25MHZ时钟分频为1MHZ，内含测试文件(Accurate realization of odd frequency division, the FPGA development board provides 25MHZ clock frequency divided into 1MHZ, containing test files)

  3. 所属分类：VHDL/FPGA/Verilog

  1. sp6ex15

    0下载：
  2. SRAM读写测试，每秒进行一次单字节SRAM读写，使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)

  3. 所属分类：VHDL/FPGA/Verilog

  1. Digital_Clock

    0下载：
  2. 用verilog写的数字时钟代码，亲测可用，可自行编写test bench进行仿真(Written in Verilog digital clock code, pro test available, you can write your own test bench for simulation)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：2kb
    • 提供者：一寸光阴

  1. sp6ex19

    0下载：
  2. FPGA片内FIFO实例，对FPGA片内FIFO进行读写测试(FPGA examples of FIFO, FPGA on-chip FIFO reading and writing test)

  3. 所属分类：VHDL/FPGA/Verilog

  1. apb.v

    0下载：
  2. AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. hidejj

    0下载：
  2. 实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：3.06mb
    • 提供者：嘿嘿702

  1. CPLD

    0下载：
  2. 数字频率计在FPGAEP4CE10F17C8上的功能实现和运用(Application of digital cymometer in FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：1mb
    • 提供者：羊羊排排

  1. CPLD

    0下载：
  2. CPLD的介绍，请认真看，很基础，可以打印出来(CPLD introduction, please look carefully, very basic, you can print out)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：136kb
    • 提供者：lijunpeng0390

  1. FIFO Design Using Verlilog

    0下载：
  2. DFF with fifo concepts

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：90kb
    • 提供者：logu.am

  1. FIFO Details

    0下载：
  2. FIFO Design PDF files

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：1.57mb
    • 提供者：logu.am

  1. m-test

    0下载：
  2. 产生小m序列，用于扩频系统中，仿真测试正确，反馈级数为4(Generating m sequences)

  3. 所属分类：VHDL/FPGA/Verilog

  1. Altera FPGA_CPLD设计_高级篇【www.ourfpga.com】

    0下载：
  2. Altera FPGA_CPLD设计_高级篇,对fpga的提高很有帮助(can improve the application of fpga)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-14
    • 文件大小：90.36mb
    • 提供者：Hauser.Z
« 1 2 ... .87 .88 .89 .90 .91 5592.93 .94 .95 .96 .97 ... 33646 »
搜珍网 www.dssz.com