CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .92 .93 .94 .95 .96 5597.98 .99 .00 .01 .02 ... 33646 »

  1. EDA课程设计

    0下载：
  2. 数据采集()

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：35mb
    • 提供者：玉立

  1. Vga_Module

    0下载：
  2. 使用FPGA控制VGA显示波形，显示汉字，水平垂直可调(FPGA controls the VGA display waveform)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-17
    • 文件大小：3kb
    • 提供者：雷克萨

  1. HDMI_test

    0下载：
  2. 基于fpga板子和hdmi传输 测试代码文件(hdmi test code for FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：1kb
    • 提供者：小志1993

  1. N25Q064A13E_VG12

    0下载：
  2. nand flash 仿真模型，官网下载，希望对大家有用(This software code and all associated documentation, comments or other information (collectively "Software") is provided "AS IS" without warranty of any kind.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：
    • 文件大小：133kb
    • 提供者：harveyzhou

  1. single_period

    0下载：
  2. 实现了单周期的数据通路，已通过基础的指令测试。(This program has finished single period .)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-12
    • 文件大小：129.7kb
    • 提供者：Wanner_

  1. frequency

    0下载：
  2. 测频.d.d..d.d.d.d...d..d.d.d...dd..d.dd..dd..d.d.d.d..d.d(asdiflaewuifbufladjhbgailewyiowuriefj)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-23
    • 文件大小：168kb
    • 提供者：6浪狗

  1. ad7606_evalboard

    0下载：
  2. 在nios2中实现对AD7606的采样控制(Sampling control of AD7606 in nios2)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：1.82mb
    • 提供者：magicyang1986

  1. uart_2_led_ego1

    0下载：
  2. 通过uart接受到一个8位的数据，在fpga ego上面用led显示出来(Receive a 8 bit data through UART and display it on FPGA ego with LED)

  3. 所属分类：VHDL/FPGA/Verilog

  1. hamming

    0下载：
  2. verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-12
    • 文件大小：47.43mb
    • 提供者：嵩山独坐

  1. axi_lite_user

    0下载：
  2. axi_lite_user官方样例，精简功能，适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-12
    • 文件大小：4.42mb
    • 提供者：haixng

  1. RGBtoYUV

    0下载：
  2. BMP格式文件的RGB数据转换为YUV格式。(Transform RGB data of a bmp to YUV.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-20
    • 文件大小：36kb
    • 提供者：wonderful

  1. VHDL实用教程_潘松_王国栋

    0下载：
  2. VHDL语言入门学习资料，非常赞，看了觉得很值!(This is a good tutorial for learning VHDL language. Very suitable for beginners to learn)

  3. 所属分类：VHDL/FPGA/Verilog

« 1 2 ... .92 .93 .94 .95 .96 5597.98 .99 .00 .01 .02 ... 33646 »
搜珍网 www.dssz.com