CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 5755.56 .57 .58 .59 .60 ... 33646 »
  1. vending-machine-project

    0下载:
  2. vending machine VHDL FPGA Altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:676.87kb
    • 提供者:Ipan
  1. calculator-project-VHDL-FPGA

    0下载:
  2. Calculator PROJECT FPGA ALTERA DE-2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.46mb
    • 提供者:Ipan
  1. 10_rom_test

    0下载:
  2. rom test,基于FPGA的rom测试,很好的学习资料,大家都来学一学-rom test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5mb
    • 提供者:zhouhaimin
  1. 14_buzzer_test

    0下载:
  2. 基于FPGA的蜂鸣器代码,很好的学习资料,大家都来学一学-butter test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:300.92kb
    • 提供者:zhouhaimin
  1. 16_sd_test

    0下载:
  2. 基于FPGA的sd text测试,很好的学习资料,大家都来学一学-is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.37mb
    • 提供者:zhouhaimin
  1. 20_lcd_test

    0下载:
  2. lcd test,基于FPGA的lcd测试,很好的学习资料,大家都来学一学-is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:751.5kb
    • 提供者:zhouhaimin
  1. 27_dds_wave

    0下载:
  2. dds test,基于FPGA的dds测试,很好的学习资料,大家都来学一学-is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:932.04kb
    • 提供者:zhouhaimin
  1. digital-frequency

    0下载:
  2. 简易数字频率计设计,使用ise软件仿真,xilinx芯片,可以测输入信号的频率-Simple digital frequency meter design, simulation ise software, xilinx chip that can measure the frequency of the input signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:171.66kb
    • 提供者:lixiaomiao
  1. DS18B20smg

    0下载:
  2. 基于FPGA(EP1C3T144C8N)的温度检测数码管时时显示设计。-Based FPGA (EP1C3T144C8N) temperature detection digital display real-time desig.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:650.83kb
    • 提供者:李炎
  1. 123

    0下载:
  2. 设计一个输入为48MHZ,有四个输出端分别为1HZ,10HZ和100HZ,1KHZ的分频器-hello word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9.43kb
    • 提供者:网红
  1. key

    0下载:
  2. 用硬件描述语言VerilogHDL完成Basys2键盘扫描设计模块。-Using hardware descr iption language Basys2 to complete the VerilogHDL keyboard scan design module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.75kb
    • 提供者:eaou
  1. miaobiao

    0下载:
  2. 用硬件描述语言Verilog HDL完成秒表设计模块,使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.14kb
    • 提供者:eaou
« 1 2 ... .50 .51 .52 .53 .54 5755.56 .57 .58 .59 .60 ... 33646 »
搜珍网 www.dssz.com