CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 5756.57 .58 .59 .60 .61 ... 33646 »
  1. adder32bit

    0下载:
  2. vhdl code for 32 bit binary addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:565byte
    • 提供者:annie
  1. bypasscolumn

    0下载:
  2. VHDL CODE FOR 4 BIT BYPASS COLUMN MULTIPLIER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:annie
  1. multiplier32

    0下载:
  2. 32 BIT MULTIPLICATION VHDL CODE IMPLEMENTED IN XILINX
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:856byte
    • 提供者:annie
  1. multiplier64

    0下载:
  2. VHDL CODE FOR 64 BIT BINARY MULTIPLICATION USING VEDIC STYLE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:850byte
    • 提供者:annie
  1. mux

    0下载:
  2. VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:539byte
    • 提供者:annie
  1. keyscanverilog

    0下载:
  2. 基于DE2-70开发板的四个按键KEY0-KEY3的按键检测程序,可控制跑马灯的方向和运行-Based on the DE2-70 development board of four key KEY0- KEY3 test procedures, can control the direction of the entertaining diversions and run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:410.54kb
    • 提供者:吉泽
  1. LED_seg7

    0下载:
  2. 基于DE2-70开发板的八个按键7段数码管的检测程序,可控制数码管刷新显示0-f等十六个字符-Based on the DE2-70 development board eight buttons seven segment digital tube detection procedures, can be controlled digital refresh pipe 0 f 16 characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:362.42kb
    • 提供者:吉泽
  1. mux16

    0下载:
  2. 基于DE2-70开发板的十六位乘十六位的乘法器,程序简单易懂-Based on the DE2-70 development board 16 x 16 multiplier, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:851.38kb
    • 提供者:吉泽
  1. uartverilog

    0下载:
  2. 基于DE2-70开发板的串口单字节收发数据程序,程序简单易懂,亲测可用-Based on the DE2-70 development board single-byte serial port to send and receive data procedures, procedures simple, test available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:473.63kb
    • 提供者:吉泽
  1. verilogvga

    0下载:
  2. 基于DE2-70开发板的VGA接口实现程序,可在VGA屏幕上显示800*600分辨率的图像,刷新频率60Hz-Based on the DE2-70 development board VGA interface implementation procedures, can be displayed on a VGA screen images of the 800* 600 resolution, refresh rate of 60 hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.49mb
    • 提供者:吉泽
  1. dac7512

    0下载:
  2. 实现A/D转换,给定输入,观察输出电压,VHDL程序。-Implement A/D conversion,Given input, observe the output voltage, VHDL program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:472.58kb
    • 提供者:李炎
  1. Sorted

    0下载:
  2. Buck converter and supply power and gain to its range
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.65mb
    • 提供者:InayathullaKhan
« 1 2 ... .51 .52 .53 .54 .55 5756.57 .58 .59 .60 .61 ... 33646 »
搜珍网 www.dssz.com