资源列表
NoSocAdau1761_zyz
- 在Zedboard上测试Adau1761录放音 郑郁正 1. 这个项目来自网上：Zedboard_d base_project。 2. 项目不是vivado工程，而是ise工程。 3. 项目的功能是将PC机播放的声音从Zedboard的Line In声音口输入，从耳机口输出。 4. 不支持话筒输入，也就是Micphone不起作用。 5. 不支持LineOut喇叭口输出。 6. 输出音量可以通过sw0、sw1选择，组合支持四级音量。 测试上工程时，要制作
dds
- DDS signal generator, the compression bag is a project, a full set of DDS signal generator, contains the mif file and so on
FPGA-FIR
- 基于Xilinx FPGA实现的系数可装载数字滤波器源代码
Gen_Square
- 利用DDS技术产生100~1MHz的方波 利用DDS技术产生100~1MHz的方波-generate 100Hz ~ 1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL
fir-filter
- 基于Verilogfir 滤波器，含低通、带通-a fir filter base on FPGA verilog software
MATRIX
- 矩阵相乘，可用于滤波器调试，可在工程中直接添加-Matrix multiplication can be used for debugging filter can be added directly in the project
config_data
- AD的配置文件，主要针对ADI的AD转换芯片-ADI s profile, mainly for ADI AD converter chip
tft35inch_2C8_test
- 基于FPGA的ip核lcd控制器 320240分辨率-ip nuclear lcd controller FPGA-based resolution of 320,240
counter-and-timer
- T触发器的计数器和计时器，希望能帮到大家-T trigger counters and timers, hope to help you
Digital_Photo_Frame
- NEEK上的电子相框. NEEK上的电子相框.-Electronic picture frame on NEEK
FPGA-auto-car-and-arm
- VHDL Verilog编写，实现无线串口通信遥控4自由度机械臂和车身行动驱动。串口命令格式和舵机参数可根据实际需要自行调整-Verilog VHDL prepared to achieve a wireless serial communication remote control 4 degrees of freedom manipulator and body action. Serial command format and actuator parameters can be adju
wave
- 通过扫表输出多种波形，按键控制波形频率幅度以及种类,按键消抖有待完善-a kind of wave output, could be controled by four bottom