资源列表
soldervhdl
- 自动售货机的vhdl程序 在quartus环境下编译运行通过-Vhdl program for vending machine
FFT
- OFDM系统中FFT的VerilogHDL语言实现-FFT of OFDM system VerilogHDL language
FPGA-based_PID_controller_for_achieving.ZIP
- 基于FPGA实现PID控制器的研究 介绍了一种基于 FPGA 的用数字电路实现的 PID控制器。把原来用单片机实现的数字 PID 控制算法单独用数字电路来实现，保留单片机对参数整定的灵活性。在设计中研究了 PID 算法的数字电路实现。由于把 PID 控制从单片机中隔离出来，因此可以降低在工控场合强烈的干扰造成单片机程序跑飞对整个系统的影响，提高了控制的可靠性。最后介绍了本设计在逃逸链梯中的应用。-FPGA-based PID controller for achieving
CPU
- quartus7.2下以VHDL编程，分为多个模块，在链接原理图中编译。-quartus7.2 next to VHDL programming is divided into multiple modules, compile the schematic in the link.
shumaguan
- 四个数码管静态显示，且让数码管循环显示0到F-Four digital tube static display and digital control loop 0 to F
s
- 这个是黑金FPGA开发板的部分NIOS源代码集合！有用的随便下！-dahkd dfasfhasfdashfosf df askfksfasf I don t have!
Div3
- 一个除3器的Verilog源码，用于视频解码器的熵解码部分。纯组合逻辑，大小和加法器差不多。-In addition to device a Verilog source code 3, the video decoder for entropy decoding part. Pure combinational logic, about the size and adder.
FIR_Direkt_ak
- VHDL代码的直接型FIR滤波器22阶。Fa=48 kHz, Fc=10kHz 可以在ModelSim下仿真， FPGA实现。 -VHDL code of the direct-type 22-order FIR filter. Fa = 48 kHz, Fc = 10kHz can be under the ModelSim simulation, FPGA realization.
zy
- 这是一个vhdl的例子 ，可以实现密码锁-This is a VHDL example, you can achieve it locks work
vga
- vga显示时序控制，vhdl产生所必需的时序-vga display timing
48taps_fir
- 成形滤波可以在调制后对调制波以带通滤波方式完成，也可以在调制前对基带以低通滤波方式完成，两者的效果是相同的。在现代全数字调制解调器中，成形滤波器大都采用数字滤波器来实现。由于对基带信号进行数字滤波更为方便，因此成形滤波普遍采用基带数字滤波方案。-Shaping filter can be modulated by the modulation wave band-pass filtering is accomplished, it can before the modulation baseba
MIPS32Barrelshifter
- VHDL MIPS 32位桶形移位器的设计-VHDL MIPS 32-bit barrel shifter design