CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 8920.21 .22 .23 .24 .25 ... 33646 »
  1. rs232_VHDL

    0下载:
  2. RS232 uart的VHDL实现,包括时钟分频(波特率产生),接收,发送-Implement of RS232 uart in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:34.26kb
    • 提供者:connie
  1. 123654vhaing

    0下载:
  2. 八音自动播放电子琴设计 vhdl源码,文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:226.46kb
    • 提供者:杨领超
  1. FPGA-for-greenhand

    0下载:
  2. 本资料适合fpga初学者入门使用,包括:fpga设计资料大全,fpga的交流电机控制,fpga的中文培训教程-This information is suitable for beginners FPGA portal, including: fpga Design Sourcebook, fpga of AC motor control, fpga training course in Chinese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.93mb
    • 提供者:zhanggazi
  1. clock

    0下载:
  2. 用verilog语言实现数字时钟,有注释,规范-Digital clock using verilog language, there are notes, specifications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:886byte
    • 提供者:messi
  1. CORDIC_SINE

    0下载:
  2. xilinx的ISE工程,用CORDIC算法做DDS生成正弦波-xilinx the ISE project to do with the CORDIC algorithm generates sine DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.78mb
    • 提供者:刘伟
  1. SPI

    0下载:
  2. 基于FPGA的SPI控制器的设计,有代码和相关文档资料-the design of SPI controlor ,including verilog codes and other documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.73mb
    • 提供者:yanjinjin
  1. scrambler_17

    0下载:
  2. this parallel scrambler verilog code -this is parallel scrambler verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:314.77kb
    • 提供者:rakhi
  1. sva_assetion

    0下载:
  2. 学习SVA的最基本的例子,对于想了解systemverilog assertion的相关人员非常有用!-SVA learn the most basic example, the systemverilog assertion would like to know the person very useful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.41kb
    • 提供者:李忠孝
  1. Coding-style-and-guidelines-of-HDL

    0下载:
  2. 该资料对数字设计的编码风格、编码规范给出了详细介绍,并简介了VHDL、verilog的编码要点。-The information on the coding style of digital design, coding specification gives a detailed descr iption and profile of VHDL, verilog coding points.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:61.94kb
    • 提供者:zxc
  1. ise_book

    0下载:
  2. 实现交通灯,两条马路,仿真成功,还有实验说明书-traffic lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:106.26kb
    • 提供者:hongbingying
  1. LCD

    0下载:
  2. 用vhdl语言编写的lcd液晶屏1602驱动程序,直接下载运行即可。-lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:614.3kb
    • 提供者:王双
  1. liushuideng

    0下载:
  2. 本程序是用VHDL编写的一个流水灯程序,虽然简单,但对于初学者一定很有帮助。-The program is written in a flowing light VHDL program, although simple, but certainly very helpful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:240.39kb
    • 提供者:赵城
« 1 2 ... .15 .16 .17 .18 .19 8920.21 .22 .23 .24 .25 ... 33646 »
搜珍网 www.dssz.com