CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 8922.23 .24 .25 .26 .27 ... 33646 »
  1. MPDU_ASSEMBLER

    0下载:
  2. G.hnMAC层功能代码,实现了MPDU的资源调度-G.gn MAC codeG.gn MAC codeG.gn MAC code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.5kb
    • 提供者:liliang
  1. dff_pre_clr

    0下载:
  2. 带置复位的D触发器的Verilog描述和仿真波形。-Reset the D flip-flop with set of Verilog descr iption and simulation waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.58kb
    • 提供者:李慧静
  1. lift

    0下载:
  2. 设计一个八层楼房自动电梯控制器,用八个 LED显示电梯行进过程,并有数码管显示电梯当前所在楼层位置,在每层电梯入口处设有请求按钮开关,请求按钮按下则相应楼层的LED 亮。 -Design a controller, eight-story buildings, escalators, moving elevator with eight LED display process, and a digital display where the floor lift the current loc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:75.36kb
    • 提供者:zhaorongjian
  1. tftdot

    0下载:
  2. 我用verilog hdl写的tft lcd屏的控制程序,用来点亮屏上的任意点-I write the program in verilog hdl,it is used to control the tft lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:872byte
    • 提供者:张颜
  1. small_fifo

    0下载:
  2. 同步fifo设计,仿真已通过,用Verilog编写,代码短小,易懂-Synchronous fifo design, simulation has been adopted, written with Verilog, code short and easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:980byte
    • 提供者:xinghuo
  1. fudianshuyunsuan

    0下载:
  2. 介绍一组浮点数的运算代码,包括加减乘除运算的VHDL代码实现-Introduced a set of floating-point code of the operation, including addition and subtraction multiplication and division operations to achieve the VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:315.89kb
    • 提供者:jiachen
  1. chessboard_vga

    0下载:
  2. Chessboard Pattern using Spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.21kb
    • 提供者:Vinay
  1. lanqiujishiqi

    0下载:
  2. 这是篮球计时器,vhdl源代码,包括12min倒计时,24sec倒计时-basketball game time paly.including 12min,24sec……
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.73mb
    • 提供者:zhuming
  1. DDS_VERILOG

    0下载:
  2. verilog dds 在发生正弦波时,很好的参考代码-verilog dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.94kb
    • 提供者:王洋
  1. Elevator_controller

    0下载:
  2. 电梯控制器VHDL程序与仿真,程序注释详细,可读性强。-Elevator controller and simulation of VHDL program, the program notes in detail, strong readability.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:158.09kb
    • 提供者:
  1. delay_line

    0下载:
  2. 延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块-Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.56kb
    • 提供者:zhangjing
  1. Tetris-game-based-on-FPGA

    0下载:
  2. 在FPGA开发板上实现俄罗斯方块游戏的功能,可以链接电脑显示器并使用电脑键盘来控制。-A Tetris game based on FPGA
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-19
    • 文件大小:1.37mb
    • 提供者:张钺
« 1 2 ... .17 .18 .19 .20 .21 8922.23 .24 .25 .26 .27 ... 33646 »
搜珍网 www.dssz.com