资源列表
ramFIFO
- 双口RAM实现FIFO程序解释,说明.-FIFO dual-port RAM procedures to achieve explanation. Good
CPU
- 一个多周期CPU的完整设计，quartus平台，Verilog实现，内含实验报告，和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
max197
- verilog编写的状态机控制A/D芯片MAX197正常工作-use verilog write the state machine which is used to meke the A/D chip working!
FFT
- 用NIOS2写的FFT程序，用EP2C8Q的板子测试正常，运算速度快-NIOS2 write with the FFT procedures, the use of EP2C8Q board test normal, the operation is fast
DE2_EP2C35
- EP2C35开发板官方原理图,是altera的官方资料。是fpga电路设计的很好参考典范。-EP2C35 official development board schematics, is altera of official information. Fpga circuit design is a good reference model.
DE0_Usermanual
- Altera de0 开发板的使用指南，论述了DE2开发板所有配套实例的使用方法-Altera de0 development board user guide discusses the DE2 development board to use all the matching instances
chufaqiziliao
- 除法器资料，做除法器的朋友们不可或缺的好论文啊。-Divider information, so the divider indispensable good friends ah paper.
Model_sim_6.6se_crack
- modelsim破解文件,这个找到的.需要大家一起用吧.-modelsim 6.6 crack
FIR-filter-VHDL-code
- 基于FPGA的17阶FIR滤波器VHDL代码。文件附带了FIR数字滤波器理论的介绍。-FPGA-based 17-order FIR filter VHDL code. File with the FIR digital filter theory introduction.
1
- 程序通过显示数码管显示当前所在的楼层。 用拨码开关代表内部按钮，拨到高是认为按下。其中sw3代表4楼按键，sw2代表3楼按键，sw1代表2楼按键，sw0代表1楼按键。 用按键代表外部按钮，按下认为是按下。其中bt3代表4楼按键，bt2代表3楼按键，bt1代表2楼按键，bt0代表1楼按键。 用一下步骤进行演示： （1）初始时，显示为1，即在一层的位置。 （2）首先演示单人按键的情况：按动一个按钮，例如4，可以看到数码管逐步跳到4，表示到4楼。 （3）拨拨码开关，例如1
dcm_test2
- xilinx fpga 倍频的例子，包含整个工程， 如果去用ISE 实现倍频，dcm 用法-xilinx s FPGA dcm example
VHDL_courseware
- EDA技术与VHDL（潘松、黄继业编著） ppt课件-EDA technology and VHDL courseware