资源列表
DDS
- 基于quartus的DDS，可以发生正弦波，方波，三角波，附带了顶层文件，注释在程序中-Quartus on the DDS, can occur sine wave, square wave, triangle wave, with the top-level documents, notes in the procedure
dual_port_ram
- 实现双口ram的读写功能，并含有测试文件，已经经过方针验证，很好用的-the writing and reading to the dual port ram ,good
DF2C8_09_LCD12864
- verilog实现控制12864型液晶控制,程序功能己验证.-verilog 12864 LCD control to achieve control, the program features have been verified.
shumaguanxianshi
- 数码管显示的实验，让读者了解数码管的原理，用vhdl驱动它的方法，并学习vhdl的使用技巧-Digital display of the experiment, so that readers understand the principles of digital control, using the method vhdl drive it and learn to use techniques vhdl
ALU1
- ALU 指令格式(16位） op DR SR fun 0--3 4—7 8--11 12--15 指令类 OP码 指令 FUN 功能描述 控制 0000 NOP 0000 空指令 HLT 0001 停机 有条件跳转 0010 JZ 0000 Z=1，跳转 JC 0001 C=1，跳转 JNC 0010 C=0，跳转 JNZ 0100 Z=0，跳转 Jump 0101 无条件跳转 LOAD 001
ADC_VHDL2
- analog to digital converson programmed in VHDL
fqdpsk
- provide an example for how to achieve fqdpsk
res
- verilog下fpga4路抢答器，有数码管显示和蜂鸣-verilog next fpga4 Road Responder, a digital display and buzzer
encode
- 8位优先编码器。 8位优先编码器。-8-bit priority encoder. 8-bit priority encoder. 8-bit priority encoder.
Crack_modelsim_6.1g-6.3d
- modelsim的学习和使用已经源代码，对读者很有帮助，如何使用modelsim builder-modelsim builder,very helpful
c_wp260
- 利用 Xilinx FPGA 和存储器接口 生成器简化存储器接口-Using Xilinx FPGA and the memory interface generator to simplify memory interface
uart
- 采用VHDL语言编写的串口驱动程序，已调试通过，能够实现同PC机的数据传输，可读性好，可移植性好-VHDL language using the serial driver has been debugged, to achieve the same PC, the data transmission, readable and portable