CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 8958.59 .60 .61 .62 .63 ... 33646 »
  1. MAX263-MAX268

    0下载:
  2. D板的数字可编程有源滤波模块设计,MAX26 系列数字编码式滤波器的使用方法-MAX263,MAX264,MAX265,MAX266,MAX267,MAX268
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.93mb
    • 提供者:雪域高原
  1. Digital_Competition_Responder

    0下载:
  2. 设计一个数字式竞赛抢答器,可以判断第一抢答者,并具备计分功能。-Competition to design a digital answering device, can determine the first answer in person, and have the scoring function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:599.87kb
    • 提供者:刘智虎
  1. rloc

    0下载:
  2. RLOC 属性在vhdl code中的直接描述。xilinx的范例文件-Example files for the applicantion of RLOC in Xilinx device.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.61kb
    • 提供者:xiang
  1. hanming

    0下载:
  2. 用Verilog语言实现汉明编码,很粗燥,是大三的时候做的-With the Verilog language Hamming code, it is rough dry, a junior at the time to do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:892byte
    • 提供者:xiaohuai
  1. Vhdl1

    0下载:
  2. 具有异步清零、同位输入/输出的4位计数器的VHDL代码(包含一个实体和一个与之对应的结构体)-With asynchronous clear, with digital input/output 4-bit counter of the VHDL code (including an entity and a corresponding structure)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.96kb
    • 提供者:陈昊杭
  1. MIPS32ALU

    0下载:
  2. VHDL MIPS 32位ALU的设计,基于Quaryus II平台-VHDL MIPS 32 位 ALU design platform based on Quaryus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:292.33kb
    • 提供者:逆天之刃
  1. CRC10

    0下载:
  2. CRC校验 自己编写的程序,通过matlab仿真-CRC check
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:661byte
    • 提供者:wenxin
  1. dds

    0下载:
  2. verilog 硬件语言实现DDS,使用ise11.1和modelsim se6.5仿真测试-verilog hardware language DDS, using the simulation test ise11.1 and modelsim se6.5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.48mb
    • 提供者:linzi
  1. jibengongtestbench

    0下载:
  2. testbench的基本写法,双口ram,双端口的编写 -The basic writing testbench, dual-port ram, dual-port the preparation of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:10.95kb
    • 提供者:陈斌
  1. udp

    0下载:
  2. VHDL implementation of UDP protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.05kb
    • 提供者:pravin
  1. Design-of-taxi-meter-Based-on-FPGA

    0下载:
  2. 本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。-This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:339.99kb
    • 提供者:陈一
  1. Nios_Example__SD_35TFT

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:22.84mb
    • 提供者:王亮
« 1 2 ... .53 .54 .55 .56 .57 8958.59 .60 .61 .62 .63 ... 33646 »
搜珍网 www.dssz.com