CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 31863.64 .65 .66 .67 .68 ... 33646 »
  1. xshDSP28_Sci

    0下载:
  2. CCS的运行环境下的DSP2812种b部分程序代码,刚刚学习,希望大家有所帮助
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.06kb
    • 提供者:辛菲
  1. checkNodee_Behavioral_VHDL

    0下载:
  2. LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.06kb
    • 提供者:王明
  1. StateMachine

    0下载:
  2. 典型的状态机,简单的状态机可以不需要编码,也可以采用one-hot编码方式,如果状态很多时,采用格雷码,能有效避免亚稳态。-A typical state machine, a simple state machine can do without coding, can also be used one-hot encoding, if the state in many cases, the use of Gray code, can effectively avoid metastable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:吴长瑞
  1. cymomete

    0下载:
  2. 采用测频法设计一个8位十进制数字显示的数字频率计。测量范围1-499999hz。-Frequency measurement method used to design an 8-bit decimal figures show that the digital frequency meter. Measuring range 1-499999hz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.06kb
    • 提供者:dong
  1. sdmrstruct

    0下载:
  2. This code implements the structural modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.06kb
    • 提供者:sidd
  1. myfft

    0下载:
  2. fft信号发生,产生连续的余弦信号,分别用C语言编写-fft signal, resulting in continuous cosine signals, respectively, with C language
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:1.06kb
    • 提供者:chenbei
  1. VGA

    0下载:
  2. VGA显示控制模块VHDL描述,行场计数器地址接入R、G、B信号端可以显示彩条-VHDL descr iption of VGA display and control module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.06kb
    • 提供者:cs
  1. AD_R

    0下载:
  2. AD7685芯片采集程序,可以自行设置采样率,经检验可用。-The AD7685 chip collection procedures, available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.06kb
    • 提供者:first blood
  1. zuoyepaoma2

    0下载:
  2. 基于FPGA的跑马灯设计,可实现一个灯独跑,两个灯连跑,间断跑,隔着2个灯跑自定义跑灯形式。quartus软件亲测可用,自己编写的~-Marquee FPGA-based design can achieve an independent running lights, two lights Lianpao, intermittent run, run across two lights running lights in the form of custom. quartus software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.06kb
    • 提供者:司维
  1. dingshiqi

    0下载:
  2. 定时器,上电开始计时,LED每秒闪一次,9小时后继电器吸合3秒,然后释放,计时器重新计时。如此循环。-#include reg51.h typedef unsigned char BYTE typedef unsigned int WORD #define SYSclk 6000000L #define MODE1T //Timer clock mode, commendt this line is 12T mode, uncomment is 1T
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:zlg
  1. 74LS164

    0下载:
  2. 程序功能为扩展两个外部并口,两个并行端口没有确切的端口地址,通过两个并口连接两位共阳数码管,实现两位数码管的静态显示,显示数字顺序为:00~-Program features for the expansion of two external parallel port, two parallel ports do not have the exact port addresses two common anode connection via two parallel digital cont
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:李刚
  1. cet6calDlg

    0下载:
  2. 一个小程序,英语六级成绩计算,它能够方便的酸楚成绩。-A small program, cet6 achievements calculation,It can easily sour grades。
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:bi3127519
« 1 2 ... .58 .59 .60 .61 .62 31863.64 .65 .66 .67 .68 ... 33646 »
搜珍网 www.dssz.com