资源列表
v-watch
- 基于fpga的数字电压表的设计，包括ad转换，bcd码转换，分频，3选1模块，小数点生成模块，显示模块组成。-Based on the FPGA digital voltage meter design, including AD conversion, BCD code conversion, frequency,3 choose1module, a decimal point generating module, display module.
SONET_Framer
- framer design for a sonet framer and decoder
vhdl-pipeline-mips0
- MIPS CPU WITH PIPELINE procesador MIPS-FZA -- Autor: mahdi ahmadi -- Email: mahdi@fza.ir -- mahdifza@yahoo.com -- -- Version: 1.0
clock-builder
- Clock generation code from machine working
SD_Card_Audio_new
- fpga工程，读取卡上存的音频，verilog,大家分享指正-failed to translate
mp3play
- 基于FPGA设计的MP3播放器。可播放SD卡上存储的MP3音频界面。并且在TFT上显示-failed to translate
ccd
- Verilog编写的夏普ccd涉嫌头工程。可在tft上显示采集的视频-failed to translate
dave2
- fpga图形处理器。FPGA/Verilog -failed to translate
Linux_web_server_mmu
- 移植linux，网络服务程序。FPGA/Verilog -failed to translate
Electronic-Lock-(VHDL)
- 开锁代码为2位十进制并行码。 当输入的密码与锁内的密码一致时，绿灯亮，开锁；当输入的密码与所内的密码不一致时，红灯亮，不能开锁。 密码可由用户自行设置。 密码可由七段数码管显示出来。 -The design is based on the VHDL language, using the MAX+ plusII parallel electron two locks design, and design process described in detail. VHDL lan
verilog
- Verilog的资料，方便你的实用的教程。用了就知道了。-the material of Verilog.
AM2901
- 两位运算器，实现俩位加、减、乘、除基本功能。并能实现移位功能-The two computing device