CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 2848.49 .50 .51 .52 .53 ... 4323 »
  1. sljzjjf

    0下载:
  2. 十六进制加法器,适合初学者用,上实验课使用杠杠的-Hexadecimal adder, suitable for beginners, on the experimental course using a lever! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:20kb
    • 提供者:谢云峰
  1. 7dxs

    0下载:
  2. 7段显示译码器,适合初学者用,上实验课使用杠杠的-7-segment display decoder, suitable for beginners, using a lever on the experimental class! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.82kb
    • 提供者:谢云峰
  1. adder16

    0下载:
  2. 16位全加器,适合初学者用,上实验课使用杠杠的-The experimental class of 16-bit full adder, suitable for beginners, on the use of a lever! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.62kb
    • 提供者:谢云峰
  1. ZN-Li-SGKEY(2)

    0下载:
  2. 一款小家电暖风器双芯片BCD码通信控制部分-Small household electrical appliances dual chip communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5.35kb
    • 提供者:char lee
  1. ECP3SerDesEyeDemo

    0下载:
  2. ecp3 serdes程序用来操作fpgaserdes-ecp3 Serdes procedures used to operate fpgaserdes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:874.33kb
    • 提供者:daye
  1. rd1097_rev01.3

    0下载:
  2. fpga hdmi dvi程序用fpgaserdes完成-the fpga hdmi the dvi program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.72mb
    • 提供者:daye
  1. ecp3pSerDes_Reset__Code

    0下载:
  2. ecp3 fpga verilog 复位程序 用来复位FPGA内部serdes -ecp3 fpga verilog reset procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5.55kb
    • 提供者:daye
  1. xapp1014-xilinx-sdi

    1下载:
  2. 用fpga实现SDI,每一步都很清楚 搞视频的可以参考-Fpga realization of SDI, each step are clearly engaged in the video can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:6.57mb
    • 提供者:daye
  1. 2

    0下载:
  2. opnet modeler 仿真中的passive queue pc_fifo实例-opnet modeler passive queue pc_fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:78.98kb
    • 提供者:猪猪
  1. fsk

    0下载:
  2. 用Verilog语言实现FSK调制-FSK modulation with the Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:609byte
    • 提供者:szu
  1. Quartus-II-Design-Series_Timine

    0下载:
  2. quartus 2的学习资料,主要说的是设计实验中的时序分析-quartus 2 learning materials, mainly the timing analysis in the design of experiments
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-30
    • 文件大小:692.24kb
    • 提供者:陈志中
  1. TEC-CA-experimentprocedure

    0下载:
  2. TEC-CA学生实验指导书 1.TEC-CA 介绍 2.调试软件DebugController的介绍 3.计算机组成原理实验详解 4.vhdl语法介绍-Of TEC-CA student experiment instructions 1.TEC-the CA describes the introduction of the debugging software DebugController. Principles of Computer Organization exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.42mb
    • 提供者:fenglonglin
« 1 2 ... .43 .44 .45 .46 .47 2848.49 .50 .51 .52 .53 ... 4323 »
搜珍网 www.dssz.com