资源列表
crc3321
- CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
verilog-eg
- 适用于初学者的很好用的代码，里面有很多例子。大家可以参考学习-For beginners
dct
- 离散余弦变换的verilog源代码，经过验证可实现
LM335_F877A_LCD1602
- Led blink for pic 16f8-Led blink for pic 16f877
LCD1602
- 超声波测距模块的显示程序 用LCD1602液晶显示-Ultrasonic Ranging Module with LCD1602 LCD display program
vhdl1
- VHDL Language Reference courses part1
simple-16b-cpu-vhdl-code
- vhdl source code for simple cpu
饮料售货机verilog
- 设计一个自动售货机系统，每份5分钱的饮料，只能投1分、2分、5分硬币，要求正确地找回钱数。
MSP430UART
- 这是MSP430串口编程方面的资料，希望对大家有用。-This is the MSP430 serial programming the information, we hope that the right useful.
1588接收解析代码
- 基于verilog的1588 V2协议解析的代码
summator
- 加法器是产生数的和的装置。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。加法器可以用组合逻辑电路实现也可以用VHDL语言实现。-Adder is generated and the number of devices. Arithmetic logic unit is used as a computer
simple-i2cprog
- the schematic of i2cprog