资源列表
19
- FPGA信号调制通信系统设计实例
conformPulse
- 本程序实现了对两相混合式电机提供4路驱动信号，相位相差90，180，另外也提供了拨码开关控制的频率输出选择，输出频率最大是5M,外部全局时钟是10M，采用的芯片是epm7128slc-84-15, 管脚分配可以参考管脚分配文件，对应驱动电机信号是两相双极性A+,A-,B+,B-. 编译环境是quartusII 8.0,这段代码可用来调试步进电机双桥驱动电路，也可用当信号发生器使用。-The program realization of two-phase hybrid motor provide
jishuqizhouqixingxieshixu
- 利用计数器控制状态变更产生周期性写时序 ，50MHz的晶振频率，可以产生50MHz的计数器。每个计数周期代表20ns。 每毫秒产生一个写脉冲，意味着20000个时钟为一个大循环，换成二进制，需要15位的计数器，计到19999强制归零。 不可能产生30ms的准确写宽度，最小只能用两个周期产生40ms宽的写脉冲。-The Cong ℃ of the LIU ╃ using Counters ㄦ with Liu chop Yan Gao Huoguo spin Chui Hai the Uu
Verilog
- verilog编程语言的讲解，有电子科技大学出版-verilog programming language to explain, there is the University of Electronic Science and Technology Publishing
nios-Debugging
- FPGA设计中利用NIOS开发软核 此文件包含了NIOS软核的编写调试技巧-Development of FPGA design using NIOS soft-core This file contains the preparation of NIOS soft-core debugging skills
abbr_564dd181
- 数据采集和控制系统多种多样，但其基本工作过程相似：汇集被测控对象各种被测模拟量，把它们转换为数字信号，经过加工处理后，再转换成相应的模拟量，实现所需的控制。上述过程由数据采集控制器统一管理和调度。-Data acquisition and control systems are diverse, but similar to the basic work process: collection of various objects being tested analog measurement
PS2-IP-CORE-VHDL
- 一个PS2 IP CORE(VHDL) for FPGA
CyclicCode
- The Decoder of differential cyclic code using in the broadcasting receiver.
4X4
- 凌阳61单片机的4*4键盘程序，通过数码管显示按下的键号。-Sunplus 61 4* 4 keyboard microcontroller program, through the digital display the pressed key number.
example8_dianzhen
- VHDL实现点阵的操作，通过利用字模软件来得到汉字的二进制码后放到程序当中，在显示的同时数码管会相应的显示汉字所对应的字符。-VHDL implementation of the lattice operations, through the use of matrix software comes to the character of the binary code into the program in display also digital tube will display Chin
PIC877LCD320X240
- PIC芯片 驱动液晶320X240 源程序-pic16f877 lcd320x240
S_unit
- verilog, TMSC6415 S单元代码-verilog, TMSC6415 S unit code