资源列表
lcd-ip-core
- LCD 驱动的IPCORE，可用于alteraFPGA-LCD driver IPCORE, can be used to alteraFPGA
ocidec3
- IDE的Verilog设计，已经经过验证。
MULTIPLE_CORE
- 硬件乘法器，其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。[1]乘法器的模型就是基于“移位和相加”的算法。在该算法中，乘法器中每一个比特位都会产生一个局部乘积。第一个局部乘积由乘法器的LSB产生，第二个乘积由乘法器的第二位产生，以此类推。如果相应的乘数比特位是1，那么局部乘积就是被乘数的值，如果相应的乘数比特位是0，那么局部乘积全为0。每次局部乘积都向左移动一位。 -64-bit multiplier design experiment is the first in the HK
modbus_latest.tar
- modbus的fpga实现。opencores上最新版本。使用fpga实现，可以大大提高响应速度，对其功能进行模块化。-modbus of fpga implementation. opencores the latest version. Use fpga implementation, can greatly improve the response speed, its function modularity.
verilogHDL
- 用Verilog HDL语言实现通用异步收发URAT装置-With the Verilog HDL language to achieve universal asynchronous receiver URAT Device
VHDL_TIMESET
- 本专题之研究，为使用硬件描述语言VHDL规划成自己所需要的硬件控制电路，配合上FPGA可程序化硬件设备中的相关模组，而发展出一套数位电子钟之控制器实现。-study of the topic, for the use of VHDL hardware descr iption language into their planning the necessary hardware control circuit, coupled with FPGA hardware program to the
ps2_keyboard
- 比较实用的ps2键盘源码 可以在SOPC中进行添加组件 以实现自己所需的功能
two_d_fir
- FIR FILTER verilog code-FIR FILTER Verilog code
ip_uart
- uart控制器 包含了8位收发 16位收发 以及初始化及各种中断情况的处理-uart controller contains 8 transceivers 16 transceiver as well as initialization and various interrupt handling
VHDL
- 打开代码去掉其中的use work.butter_lib.all ，便基本可以应用-Open the code to remove the use work.butter_lib.all, it can be applied to the basic
usb_device_core_latest.tar
- usb设备控制器ip核，controller设备端ip核-usb device ip core
SystemVerilogCheatSheet
- System verilog book for common systax use