CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 2904.05 .06 .07 .08 .09 ... 4323 »
  1. DE2_115_SD_Card_Audio_Player

    0下载:
  2. 该代码实现了对SD 卡的读写操作,是一个较好的范例。-The code achieves access reading SD CARD based on DE-2,It is a good example。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.27mb
    • 提供者:罗乃好
  1. dac_adc

    0下载:
  2. vhdl dac_adc.mdl its sysgen model file for xilinx platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:13.86kb
    • 提供者:sanjeev
  1. mem_ctrl.tar

    0下载:
  2. 内存控制器,用于连接SDRAM,可以自行修改-Memory controller for connection to SDRAM, and can modify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:323.65kb
    • 提供者:tony
  1. wb_conbus.tar

    0下载:
  2. wish brone总线代码,用于FPGA内部各模块连接-wish brone bus code for internal FPGA modules connected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:14.56kb
    • 提供者:tony
  1. epf10k10lc84_clock

    0下载:
  2. 基于epf10k10lc84设计的万年历的设计包括调时调分功能-The design of the calendar based on epf10k10lc84 design include adjusting the tone sub-function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:633.27kb
    • 提供者:cw
  1. UART

    0下载:
  2. 串口实验,verilog语言编写,包括简单的发送数据和接收数据-Serial experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:146.12kb
    • 提供者:zq
  1. flash

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是往flash里面写0-99并打印出来-Nios environment, combined with the verilog language development function is to write to flash inside the 0-99 and print out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.58mb
    • 提供者:zq
  1. led

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是永远不变的流水灯操作-Nios environment, combined with the verilog language development, the function is always the same water lamp operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.15mb
    • 提供者:zq
  1. SDRAM

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是往SDRAM里面写0-99并打印出来-Nios environment, combined with the verilog language development function is to write to the SDRAM inside 0-99 and print out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:16.16mb
    • 提供者:zq
  1. sysclk

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是验证系统的定时器功能-Nios environment, combined with the verilog language development, functional verification system timer function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.83mb
    • 提供者:zq
  1. timer

    0下载:
  2. 在nios环境下,结合verilog语言开发,功能是结合系统定时器的流水灯操作-Nios environment, combined with the verilog language development is a combination of water of the system timer lamp operating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.23mb
    • 提供者:zq
  1. FPGA

    0下载:
  2. vga的图像动态显示,用verilog编写,运行成功。对初学者很有帮助。-vga image dynamic, with verilog to write and run successfully. Useful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:61.14kb
    • 提供者:刘宝廷
« 1 2 ... .99 .00 .01 .02 .03 2904.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com