资源列表
qts_qii53008
- Quartus II SignalProbe说明文档，详细说明了如何在QuartusII中使用SignalProbe进行快速调试。
qts_qii53009
- Quartus II SignalTap II说明文档，详细介绍了在quartusII中如何使用SignalTapII实现内部逻辑分析仪功能。
qts_qii53016
- Quartus II关于使用外部逻辑分析器进行系统级调试的说明文档。
luchengmokuai
- 出租车计价器的计路程模块的源代码， vhdl语言开发。
chufa
- 一个简单的除法器,可以供各位参考!
d02
- 此程序为脉宽测量电路vhdl代码，能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。主模块调用显示、计数、控制三个模块实现主体功能
d11
- 用层次化设计完成倒计时装置 输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、 倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。 输出：数码管数据信号及宣统信号，倒计时结束信号。
DE2_LCM_Num
- 基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變
DIV_CLK
- 除頻code,只要修改數字並接上時脈,即可得到所要的頻率
trueif
- 一个超前进位加法器（及其testbench) .v文件
verilog
- 一个桶形移位寄存器的.v文件，含testbench
verilog
- 一个简单状态机的.v文件，含testbench