资源列表
add_overflow
- 一个带overflow功能的加法器的实现，采用Matlab+Simulink
add_rounding
- 一个基于Matlab+Simulink的带Rounding功能的加法器实现
complex_add
- 一个基于Matlab+Simulink的复数加法器实现
vhdl
- 非常经典的verlog hdl 语言学习教程及开发程序开发事例
Verilog
- Verilog编程规范，好东西大家一起分享，一起学习
flowadd
- 两个浮点数相加的加法器，使用verilog编写
sin
- 基于Quartus II 5.0编写的正弦波发生器，可控频率，用vhdl编写的
VHDL
- 实用VHDL教程,书中内容包括:了解数字集成电路的结构特点 掌握常用EDA工具的基本使用方法 掌握VHDL的基本语法和主要编程要点 掌握常用数字单元电路的VHDL设计 了解数字集成系统的基本设计方法
OFDMcode
- OFDM 的 VHDL 实现 分块实现. 功能强大
dds
- 基于CYCLONE II的程序,DDS原理的函数信号发生器.采用查表法实现.各位可以参考.
watch
- 基于CYCLONG II的自己编的电子时钟.早期作品了,可能这方面的资料也比较多,但是个人思路不同,希望我的程序能给朋友们提供些须帮助.
Modelsim
- 不错的Quartus II 与modelsim结合仿真简介笔记，较为适合初学者，希望对大家有帮助！