资源列表
8bitSINEGenerator
- 8BIT的正弦波波形发生器，用VHDL代码实现。
vga_display
- 关于VGA显示的vhdl源代码，符合vga的相关时序，是您的重要参考。
topclock
- VHDL写的数字钟，功能很全
4bitCounter
- VHDL编写的四位加法计数器，可以通过QuartusII环境验证
MyFirstProject
- 用VHDL原理图输入的方法实现d触发器的功能
lab2
- 这是基于verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
watch
- 电子时钟 由8个数码管显示12小时制的时间
VerilogHDL_programmer_tutorial_and_source_code
- 《Verilog HDL 程序设计教程》及配套源码
boxingfashengqi
- 波形发生器，希望能给大家带来一点点帮助，也希望大家多上传资源！
VHDL-ADDER
- VHDL的N位加法器，非常的好用，经过仿真验证的！
mjswwe
- 自己编写的代码，希望对你们能有用，谢谢大家多支持我下
mytaxi
- 本出租车计费器要实现的功能是出租车按行驶里程收费，起步费为7.0元，行驶3公里后再按2元/公里计费，车停时不计费。能预置起步费和每公里收费，并能模拟汽车启动、停止、车速等状态。